Electrónica

Sistemas Informáticos Curso 2009 - 2010
 

   

Simulador del procesador MIPS sobre el formalismo DEVS
   

Alumnos: Francisco Alejandro Calvo Valdés José Félix Roldán Ramírez Alfonso San Miguel Sánchez
   

Director de proyecto: José Luis Risco Martin

       
 

Facultad de Informática Universidad Complutense de Madrid
   

       

Autorización 
Autorizamos  a  la Universidad  Complutense  de  Madrid  a  utilizar  y/o  difundir  con  fines  académicos  y  no  comerciales,  siempre  mencionando  expresamente  a  sus  autores,  tanto  la  propia memoria como el código, la documentación y/o el prototipo desarrollado.    Francisco Alejandro Calvo Valdés            José Félix Roldán Ramírez            Alfonso San Miguel Sánchez   

 

 

Agradecimientos Queremos  agradecer  de  manera  especial  a  nuestro  profesor  José  Luis  Risco  Martín  por  su  apoyo y ayuda a lo largo del último año. Agradecer también a nuestros familiares y amigos por  su comprensión y ayuda en todo momento.  Queremos  también  agradecer  a  los  Doctores  Yu  Chen,  de  Hewlett  Packard,  Hessam  S.  Sarjoughian  de  la  Universidad  de  Arizona  y  Gabriel  Wainer de  la  Universidad  de  Carleton  su  ayuda desinteresada proporcionándonos sus artículos científicos relativos a implementaciones  prácticas en DEVS. 

 

 

Palabras clave 
Modelización y simulación, sistemas de eventos discretos, repertorio de instrucciones, diseño  del procesador, DEVS, MIPS. 

 

 

Resumen Ciertos conceptos relativos a los procesadores, tales como detalles de implementación, análisis  de rendimiento, consumo de energía y fiabilidad son fundamentales en los cursos orientados a  arquitectura  de  computadores.  El  procesador  MIPS  (del  inglés  Microprocessor  without  Interlocked  Pipeline  Stages)  se  utiliza  actualmente  en  muchas  Universidades  para  enseñar  estas materias. En este proyecto presentamos un simulador del procesador MIPS, que facilitará la enseñanza  de este procesador en cursos de arquitectura de computadores. Desarrollamos varios modelos  del  procesador  basado  en  un  ciclo,  en  varios,  o  en  un  cauce  segmentado.  Los  modelos  se  construyen  de  acuerdo  a  una  especificación  formal  denominada  DEVS  (del  inglés  Discrete  EVent  Systems  specification).  Para  ello  definimos  una  colección  elemental  de modelos  combinacionales y secuenciales, que se combinan  para formar el procesador final.  Gracias al  uso de un compilador cruzado, se puede importar código escrito en c y traducirlo a lenguaje  ensamblador.  El  simulador  recibe  como  entrada  este  código,  permitiendo  analizar  el  comportamiento interno del procesador, el estado de los módulos y el valor de las señales de  control  en cada  momento  de  la  ejecución.  Para  facilitar  esta  tarea  elaboramos  una  interfaz  gráfica que nos permite visualizar los resultados de la ejecución, con el objetivo de comparar  las diversas implementaciones del MIPS.    There  are  certain  concepts  about  processors,  like  implementation  details,  performance  analisys,  energy  consumption  and  reliability  which  are  fundamental in  all  learning  courses  related  to  computer  architecture.  The  MIPS  processor  (Microprocessor  without  Interlocked  Pipeline Stages) is being used as a basis to teach these courses.  In this proyect we proudly present a full simulator of the MIPS processor architecture, which  will serve as a strong support for all kind of computer architecture learning courses. We have  developed three  versions  of  the  model:  monocycle,  multicycle  and  pipelined.  These  models  have been built using DEVS (Discrete EVent Systems specification). With this purpose on mind  we have defined a basic set of sequential and combinational models that combine themselves  to set up the final processor. By using a cross compiler, we can import programs devoloped in c ...