Elemento de lenguaje VHDL

Cap
tulo 3
Introducci
on al lenguaje VHDL
Se vio en el cap
tulo anterior, que la forma m
as com
un de describir un circuito era
mediante la utilizaci
on de esquemas que son una representaci
on gr
a ca de lo que se
pretende realizar. Con la aparici
on de herramientas de EDA cada vez m
as complejas,
que integran en el mismo marco de trabajo tanto las herramientas de descripci
on,
s
ntesis yrealizaci
on, apareci
o tambi
en la necesidad de disponer de una descripci
on del
circuito que permitiera el intercambio de informaci
on entre las diferentes herramientas
que componen la herramienta de trabajo.
En principio se utiliz
o un lenguaje de descripci
on que permit
a, mediante sentencias
simples, describir completamente un circuito. A estos lenguajes se les llam
o Netlist
puesto que eransimplemente eso, un conjunto de instrucciones que indicaban el interconexionado entre los componentes de un dise~no, es decir, se trataba de una lista de
conexiones.
A partir de estos lenguajes simples, que ya eran aut
enticos lenguajes de descripci
on
hardware, se descubri
o el inter
es que podr
a tener el describir los circuitos directamente
utilizando un lenguaje en vez de usar esquemas. Sinembargo, se siguieron utilizando
esquemas puesto que desde el punto de vista del ser humano son mucho m
as sencillos
de entender, aunque un lenguaje siempre permite una edici
on m
as sencilla y r
apida.
Con una mayor so sticaci
on de las herramientas de dise~no, y con la puesta al alcance
de todos de la posibilidad de fabricaci
on de circuitos integrados y de circuitos con l
ogica
programable, fueapareciendo la necesidad de poder describir los circuitos con un alto
grado de abstracci
on, no desde el punto de vista estructural, sino desde el punto de
vista funcional. Exist
a la necesidad de poder describir un circuito pero no desde el
punto de vista de sus componentes, sino desde el punto de vista de c
omo funcionaba.
Este nivel de abstracci
on se hab
a alcanzado ya con las herramientas desimulaci
on.
Para poder simular partes de un circuito era necesario disponer de un modelo que describiera el funcionamiento de ese circuito, o componente. Estos lenguajes estaban sobre
todo orientados a la simulaci
on, por lo que poco importaba que el nivel de abstracci
on
fuera tan alto que no fuera sencillo una realizaci
on o s
ntesis a partir de dicho modelo.
Con la aparici
on de t
ecnicas parala s
ntesis de circuitos a partir de un lenguaje
de alto nivel, se utilizaron como lenguajes de descripci
on precisamente estos lenguajes
de simulaci
on, que si bien alcanzan un alt
simo nivel de abstracci
on, su orientaci
on
es b
asicamente la de simular, por lo que los resultados de una s
ntesis a partir de
descripciones con estos lenguajes no es siempre la m
as
optima. En estos momentosno
21

22

Introducci
on al lenguaje VHDL

parece que exista un lenguaje de alto nivel de abstracci
on cuya orientaci
on o nalidad
sea la de la s
ntesis autom
atica de circuitos, por lo que todav
a, de hecho se empieza
ahora, se utilizan estos lenguajes orientados a la simulaci
on tambi
en para la s
ntesis de
circuitos.

3.1 El lenguaje VHDL
VHDL, viene de VHSIC Very High Speed IntegratedCircuit Hardware Description
Language. VHDL es un lenguaje de descripci
on y modelado dise~nado para describir en
una forma que los humanos y las m
aquinas puedan leer y entender la funcionalidad y
la organizaci
on de sistemas hardware digitales, placas de circuitos, y componentes.
VHDL fue desarrollado como un lenguaje para el modelado y simulaci
on l
ogica dirigida por eventos de sistemasdigitales, y actualmente se lo utiliza tambi
en para la
s
ntesis autom
atica de circuitos. El VHDL fue desarrollado de forma muy parecida al
ADA debido a que el ADA fue tambi
en propuesto como un lenguaje puro pero que tuviera estructuras y elementos sint
acticos que permitieran la programaci
on de cualquier
sistema hardware sin limitaci
on de la arquitectura. El ADA ten
a una orientaci
on hacia...