Ensamblador

Instituto Tecnológico de Ciudad Juárez

[pic]

Ingeniería en Sistemas Computacionales

Lenguaje Ensamblador

MSI. Luis Astudillo Jara

Arquitectura Pipeline

Integrantes:

o José Guadalupe Moreno Casarez – 08110339
o Cristina Elías Arreola – 08110341l
o Cesar Humberto Molina Martínez – 08110327
o Sergio Rangel Romo – 08110892

Ciudad Juárez, Chih.,06-Octubre-2010

Definición Pipeline

En computación, se le llama pipeline al procesamiento de datos ordenados de tal modo que la salida de cada uno es la entrada del siguiente, como quien dice una cadena de montaje, orientada al procesamiento de datos e instrucciones.

Funcionamiento

El prefetcher manda una dirección a la code cache (caché de instrucciones), la cual comprueba si esta existe. Si estápresente, una línea de información (32 bytes) es mandada a uno de los buffers de prefetch. Este buffer de prefetch transfiere las instrucciones a la unidad decodificadora donde son decodificadas. Inicialmente las instrucciones están decodificadas para determinar si pueden ser pares. Si lo son, una instrucción irá al “U” pipeline, y la otra ira al “V” pipeline. Las instrucciones serán pares si noexisten dependencias entre ellas. (Se dice que existen dependencias entre instrucciones cuando una instrucción deba de completar su ejecución antes de que la otra comience.) Existe en esta arquitectura un predictor de branch que va mirando si una instrucción de este tipo se pudiera producir.
Cuando se predice un branch, la dirección de esta instrucción es demandada por la code cache. Si seencuentra allí, una línea de código se manda al otro prefetch buffer de tal manera que se impida ningún retraso cuando la instrucción branch se produzca. Si no se da
Ninguna instrucción de este tipo ambos pipelines de instrucciones son tratados conjuntamente, realizando los prefetchings linealmente.
Con esta arquitectura se pueden entrar y salir dos instrucciones en cada etapa del pipeline. A esto eninglés se denomina Pairing instrucción, lo cual permite ejecutar dos instrucciones al mismo tiempo en cada unidad de ejecución. El pipeline que se utiliza en el Pentium es de cinco etapas, como lo hacían los procesadores más antiguos de Intel, como el 486. Durante el primer ciclo de reloj un par de instrucciones realizan el prefetch .en el segundo ciclo de reloj, las dos instrucciones se tratan enparalelo en cada uno de los “U” o “V” pipelines, mientras otro par de instrucciones hacen el prefetch. Después de realizar el fetch de las instrucciones pasan a la etapa de decodificación, tercer ciclo de reloj. En el último ciclo de reloj las dos instrucciones son ejecutadas. Esto quiere decir que el máximo número de instrucciones que puede ejecutar el procesador Pentium son dos.
Ciclo de vidade una instrucción
La acción básica de cualquier microprocesador, en tanto se mueve a través de la corriente de instrucciones, se puede descomponer en una serie de cuatro pasos simples, que cada instrucción en la corriente de código debe atravesar para ser ejecutada:
• 1. Fetch: "traer" la instrucción que se va a ejecutar, de la dirección almacenada en el contador de programa.
• 2.Store: "almacenar" la instrucción en el registro de instrucciones y "descifrarla", incrementando la dirección en el contador de programa.
• 3. Execute: "Ejecutar" la instrucción almacenada en el registro de instrucciones. Si la instrucción no es una instrucción de rama sino una instrucción aritmética, este proceso la envía a la ALU apropiada (ALU: Arithmetic Logic Unit – en español: UnidadAritmético-Lógica), donde el microprocesador: a. "Lee" el contenido de los registros de entrada. b. "Agrega" el contenido de los registros de entrada.
• 4. Write: "Escribir" los resultados de esa instrucción de la ALU nuevamente dentro del registro de destinación
Como he indicado anteriormente existen dos unidades de ejecución dedicados respectivamente a cada uno de los pipelines. Cada unidad de...