Fifo

Contenido
1 ARQUITECTURA Y DISEÑO GENERAL DEL PROCESADOR 1
1.1 Características 1
2 FRECUENCIAS DE RELOJ 2
3 CANTIDAD DE NÚCLEOS 3
4 NIVELES Y CANTIDAD DE MEMORIA CACHE 3
5 TIPOS DE DATOS 5
6 CANTIDAD Y TAMAÑO DE LOS REGISTROS 6
7 CONJUNTO DE INSTRUCCIONES 6
8 GLOSARIO 8
9 BIBLIOGRAFÍA 9



ARQUITECTURA Y DISEÑO GENERAL DEL PROCESADOR

Es un procesador con unnúcleo en un sistema configurable. Se trata de un miembro de la familia de procesadores ARM9E.
Características

* Alto rendimiento con un sistema de 32 bits en un chip.
* Tiene una arquitectura de Harverd en cache que proporciona un completo rendimiento en el subsistema incluyendo:
* Un ARM9E-S RISC CPU de núcleo entero con:
* ARMv5TE de 32 bits del conjunto deinstrucciones que ha mejorado ARM / Thumb en su código.
* Mejoras en el interfuncionamiento, el multiplicador, estan diseñados para mejorar el rendimiento de la DSP.
* La arquitectura de depuración ARM de con el apoyo adicional en tiempo real; este permite habilitar los manejadores críticos de excepciones críticas y ejecutarse durante la depuración del sistema.
* Soporte paramemoria externa y acoplado con TCM.
* Una unidad de protección que permite a la memoria ser protegida de una manera sencilla, ideal para aplicaciones de control embebido.
* Un AMBA AHB. El ARM946-S una interfaz de procesadores con un sistema atreves del uso de la dirección unificada y buses de datos. Esta interfaz compatible con el AMBA AHB bus de interfaz.
* Apoyo a los procesadores depunto flotante externa que permite otra aplicación, la aceleración del hardware especifico que se agrega para obtener asistencia del coprocesador, los buses de instrucciones y datos que se exportan con simples señales de intercambio.
* Apoyo a la utilización de una metodología de prueba de escaneo para la lógica de la celda estándar. Built in Self Test (BIST) Para el TCM y las caches.
* Unainterfaz a un monitor MACROSELL integrado de seguimiento para apoyar en tiempo real las instrucciones y los datos.
* Un chip (SoC) diseñado para enfocarse en los problemas de diseño único para su sistema.
* La naturaleza del dispositivo facilita la integración de tecnologías ASCI.
El procesador ARM946E-S está dirigido a una amplia gama de aplicaciones integradas en el alto rendimiento,bajo costo del sistema, tamaño de la pastilla y baja potencia.
FRECUENCIAS DE RELOJ

El diseño del procesador ARM946E-S utiliza un pulso ascendente del reloj CLK a tiempo toda la actividad interna. En muchos sistemas en el que se incluye el procesador ARM946E-S, es posible que prefiera para ejecutar el AHB (Advanced High-performance Bus) un ritmo menor. Para apoyar este requisito, el procesadorARM946E-S requiere un reloj, HCLKEN, a las transferencias AHB de tiempo.
La entrada es impulsada HCLKEN ALTA en torno a un pulso ascendente del reloj del procesador ARM946E-S para indicar que este aumento de última generación es también un pulso ascendente de HCLK lo que debe ser sincronizado con el CLK ARM946E-S del procesador.
Cuando el ARM9E-S se está ejecutando desde la Tightly-CoupledMemory (TCM) o lo ejecuta utilizando el búfer de escritura, en el procesador ARM946E-S no usamos HCLKEN y HREADY para generar la señal de parada central SYSCLKEN. El núcleo es único detenido por los ciclos de parada TCM o si se desborda el búfer de escritura. Esto significa que el ARM9E-S es la ejecución de instrucciones en la más rápida tasa de CLK.
Sin embargo, si desea realizar una AHB acceso delectura o escritura sin búfer, el núcleo está en punto muerto hasta la transferencia AHB se ha completado. Cuando el sistema HBA, se registró la tasa más baja HCLK, HCLKEN se examina para detectar cuando para expulsar a la dirección de AHB y de control para iniciar una transferencia AHB. HCLKEN es entonces necesaria para detectar pulsos luego de la creciente de HCLK para que la BIU sabe el...