Flip-Flops Rs Y Redes Iterativas

I. OBJETIVOS.

* Flip-Flop RS:

* Construir un Flip-Flop RS utilizando compuertas lógicas.
* Desarrollar una tabla de verdad en la que se describa la operación de un Flip-Flop RS.
* Comprobar la operación de un Flip-Flop ó Latch RS.
* Circuitos de Red Iterativa:

* Armar un circuito comparador de 3 bits.
* Armar un circuito generador de paridad de 2 bits.II. INTRODUCCIÓN.

* Flip-Flop RS.

Los Fip-Flops son los elementos básicos de los circuitos secuenciales, ya que estos poseen la característica de tener memoria. En la Figura 1-a se muestra el diagrama de bloque de un Flip-Flop, este diagrama nos muestra las entradas (denominadas S y R) y as salidas Q y Q’.

Figura 1-a.- Diagrama a bloque de unFlip-flop.

Las entradas de este circuito tienen el nombre de S y R ya que se derivan de las palabras en inglés Set y Reset respectivamente (de ahí el nombre de Flip-Flop RS). A su vez, en el esquema se ve que una de las características más importantes de un flip-flop se puede ver en las salidas ya que siempre se tiene una salida Q (sea 1 ó 0) y su negación Q’.

Dentro del bloque visto en la figura1-a se encuentra un arreglo de compuertas lógicas que puede estar descrito por compuertas NOR o compuertas NAND, las figuras 1-b y 1-c muestran este arreglo de compuertas lógicas respectivamente.








Figura 1-b.- Flip Flop RS con compuertas NOR.



Figura 1-c.- Flip Flop RS con compuertas NAND.Los Flip-Flop poseen una tabla de verdad característica, ya que a demás de sus combinaciones de entrada y salida, existen nombres asociados a los diferentes estados en los que se pudiera encontrar el circuito. La tabla 1-a muestra la tabla de verdad de un flip-flop hecho con compuertas NAND.

Modo de Operación | Entradas | Salidas |
| R | S | Q | Q’ |
Prohibido | 0 | 0 | 1 | 1 |Reset | 0 | 1 | 0 | 1 |
Set | 1 | 0 | 1 | 0 |
Hold | 1 | 1 | Q | Q’ |
Tabla 1-a.- Tabla de verdad de un flip-flop hecho con compuertas NAND.

A continuación se muestra que es lo que hace cada modo de operación:

* Set.- Este modo nos genera un 1 en Q y, por ende un 0 en Q’.
* Reset.- Este modo nos da un 0 en Q y, por ende un 1 en Q’.
* Hold.- Este modo hace que Q y Q’ tengan elmismo valor al estado. anterior, es decir, este es el modo de
“memoria”.
* Prohibido.- Este modo nos entrega 1 en Q y 1 en Q’, lo cual no ayuda nada para el propósito del circuito Flip-Flop.
Para un circuito Flip-Flop RS hecho con compuertas NOR las condiciones cambian, es decir la “activación” del set y reset se presentan cuando hay un 1 en S y R respectivamente y no un 0 como en estecaso.

* Circuitos de Red Iterativa.
Los circuitos con Red iterativa son otra forma de implementar funciones lógicas con circuitos combinacionales, la idea principal de estas redes es la de lograr una tarea haciendo bloques base que solo tengan que conectarse en cascada para hacer una implementación correcta.

Figura 1.d.- diagrama de bloque de una red iterativasimple
Este tipo de circuitos son útiles, ya que si bien cada bloque solo puede hacer una tarea sencilla , conectar bloques en serie harán que la red pueda hacer una tarea cada vez más compleja.

III. EQUIPO Y MATERIALES.

Material:

* 1 CI SN7400 de 2 entradas.
* 1 CI SN7402 de 2 entradas.
* 4 LED’s.
* 2 CI SN7486 de 2 entradas.
* 1 CI Inversor 7404.
* 1Potenciómetro de 10 kΩ.
* 2 Resistencia de 100 Ω.
* 2 Resistencia de 1 kΩ.
Equipo:

* 1 Fuente de Alimentación.
* 1 Juego de pinzas.
* 1 Tabla de Experimentación.

IV. DESARROLLO.

* Flip-Flop RS.

Se construyo un circuito flip-flop RS con dos compuertas NOR del circuito integrado SN7402, a este circuito se le aplicaron diferentes combinaciones de entradas ( S y R) y...