LATENCIA
Páginas: 2 (327 palabras)
Publicado: 14 de agosto de 2013
ARQUITECTURA COMPUTACIONAL
LATENCIA
La latencia es un retardo inherente a la tecnología en la respuesta del chip de memoria. En las memorias asíncronas se expresaba en función del tiempode respuesta o tiempo entre la entrada de la dirección y de la salida del dato solicitada. En las memorias síncronas paso a ser el tiempo por ciclo o tiempo transcurrido entre salida de dos datosconsecutivos cuando se solicita una ráfaga.
La frecuencia operativa del chip de memoria es el parámetro inverso de su latencia si expresamos la primera en GHZ y la segunda como tiempo de ciclo ennanosegundos. Un chip de memoria cuya latencia o tiempo de ciclo sea de 1 ns se corresponde con un diseño de 2*500MHZ.
Encontramos aquí una clasificación de memorias:
WRAM: incorpora el doblepuerto de la VRAM infraestructura dedicada para operar sobre bloques enteros de memoria, optimizando las operaciones de relleno de polígonos y aplicación de texturas que tienen lugar a partir delrasterizer en el cause de segmentación grafico
MDRAM: divide la memoria en bancos de 32 kbytes que pueden ser accedidos simultáneamente, además, al ser una solución especifica las tarjetas graficaspueden incorporar una cantidad de memoria mas ajustada al tamaño del frame buffer, sin que tenga que expandirse por exceso a la potencia de dos mas cercana.
LATENCIA DE MEMORIA
Sedenominan latencias de una memoria RAM a los diferentes retardos producidos en el acceso a los distintos componentes de esta última. Estos retardos influyen en el tiempo de acceso de la memoria por parte dela CPU, el cual se mide en nanosegundos (10-9 s).
Resulta de gran interés en el mundo del overclocking el poder ajustar estos valores de manera de obtener el menor tiempo de acceso posible. Se puedever como el numeor de ciclos que el modulo tarda en empezar a transferir datos apartir del momento en el que son solicitados y el intervalo a esperar antes de un nuevo accseo a la memoria
ARQUITECTURA COMPUTACIONAL
LATENCIA
La latencia es un retardo inherente a la tecnología en la respuesta del chip de memoria. En las memorias asíncronas se expresaba en función del tiempode respuesta o tiempo entre la entrada de la dirección y de la salida del dato solicitada. En las memorias síncronas paso a ser el tiempo por ciclo o tiempo transcurrido entre salida de dos datosconsecutivos cuando se solicita una ráfaga.
La frecuencia operativa del chip de memoria es el parámetro inverso de su latencia si expresamos la primera en GHZ y la segunda como tiempo de ciclo ennanosegundos. Un chip de memoria cuya latencia o tiempo de ciclo sea de 1 ns se corresponde con un diseño de 2*500MHZ.
Encontramos aquí una clasificación de memorias:
WRAM: incorpora el doblepuerto de la VRAM infraestructura dedicada para operar sobre bloques enteros de memoria, optimizando las operaciones de relleno de polígonos y aplicación de texturas que tienen lugar a partir delrasterizer en el cause de segmentación grafico
MDRAM: divide la memoria en bancos de 32 kbytes que pueden ser accedidos simultáneamente, además, al ser una solución especifica las tarjetas graficaspueden incorporar una cantidad de memoria mas ajustada al tamaño del frame buffer, sin que tenga que expandirse por exceso a la potencia de dos mas cercana.
LATENCIA DE MEMORIA
Sedenominan latencias de una memoria RAM a los diferentes retardos producidos en el acceso a los distintos componentes de esta última. Estos retardos influyen en el tiempo de acceso de la memoria por parte dela CPU, el cual se mide en nanosegundos (10-9 s).
Resulta de gran interés en el mundo del overclocking el poder ajustar estos valores de manera de obtener el menor tiempo de acceso posible. Se puedever como el numeor de ciclos que el modulo tarda en empezar a transferir datos apartir del momento en el que son solicitados y el intervalo a esperar antes de un nuevo accseo a la memoria
Leer documento completo
Regístrate para leer el documento completo.