Nose

4.1. Dispositivos lógicos programables
Un Dispositivo Lógico Programable (PLD) es cualquier dispositivo lógico cuya función está especificada por el usuario, después de fabricado el dispositivo. Se usan para remplazar lógica SSI y MSI, ahorrando así en costo y tiempo en el diseño.

4.1.1. Tipos

Un Array Lógico Programable (PLA), es un circuito PLD que puede programarse para ejecutaruna función compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PLA pueden usarse para implementar diseños lógicos secuenciales. El PLA es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas.

Otros dispositivos lógicos programables de interés son:
•ROM, memoria de solo lectura
•PROM,memoria de solo lectura programable
•EPROM, memoria de solo lectura programable y borrable
•EEPROM, memoria de solo lectura programable y borrable
electrónicamente
•RAM, memoria de acceso aleatorio
•SRAM, memoria de acceso aleatorio estática
•DRAM, memoria de acceso aleatorio dinámica

4.1.2. Características.

Las características pueden ser modificadas y almacenadas medianteprogramación. El principio de síntesis de cualquier dispositivo lógico programable se fundamenta en el hecho de que cualquier función booleana puede ser expresada como una suma de productos.







4.1.3. Fabricantes

Algunos fabricantes de PLD's son:

Actel
Altera Corp.
Atmel Corp.
Chip Express
Cypress Sem.
Lattice Sem.
Quicklogic Corp.
Xilinx Inc.

4.1.4. Pasos para el diseñoPDL’S






4.2. Programacion de circuitos combinacionales con HDL
ABEL
El lenguaje ABEL es el más utilizado en los PLDs. El lenguaje ABEL facilita la programación de PLDs combinatorios y secuenciales. Un circuito en ABEL se puede describir en forma de ecuación lógicas, tabla de verdad o en transición de estados.
El programa ABEL cumple los siguientes pasos:
1. Verifica si existenerrores en la sintaxis del programa fuente.
2. Simplifica o sintetiza las ecuaciones según sea el caso.
3. Simula las ecuaciones.
4. Puede escoger el dispositivo que mejor se adapte, o verificar si el dispositivo especificado sí se adapta a la aplicación.
5. Genera el archivo JEDEC para la programación del PLD.
VHDL
El VHDL es un lenguaje de descripción y modelado diseñado para descibiren forma entendible la funcionalidad y la organización del hardware de los sistemas digitales y otros componentes. VHDL maneja una sintaxis amplia y flexible. El lenguaje VHDL permite el diseño Top -Down o en otras palabras; modelar los bloques de alto nivel, simularlos y adecuar la funcionalidad en alto nivel antes de llegar a los niveles bajos de abstracción en la implementación del diseño.4.2 PROGRAMACION DE CIRCUITOS COMBINACIONALES HDL
El flujo de diseño de un sistema podría ser:
 División del diseño principal en módulos separados. La modularidad es uno de los conceptos principales de todo diseño. Normalmente se diferencia entre dos metodologías de diseño: top-down y botton-up. La metodología top-down consiste en que un diseño complejo se divide en diseños más sencillos quese puedan diseñar (o describir) más fácilmente. La metodología botton-up consiste en construir un diseño complejo a partir de módulos, ya diseñados, más simples. En la práctica, un diseño usa generalmente ambas metodologías.
 Entrada de diseños, pueden usarse diversos métodos tal como VHDL como se vió anteriormente.
 Simulación funcional, es decir, comprobaremos que lo escrito en el puntoanterior realmente funciona como queremos, si no lo hace tendremos que modificarlo. En este tipo de simulación se comprueba que el código VHDL o Verilog (u otro tipo de lenguaje HDL) ejecuta correctamente lo que se pretende.
 Síntesis. En este paso se adapta el diseño anterior (que sabemos que funciona) a un hardware en concreto, ya sea una FPGA o un ASIC. Hay sentencias del lenguaje que no son...