Paralell computing

SISTEMAS ELECTRÓNICOS PARA EL
TRATAMIENTO DE LA INFORMACIÓN


 

 

Tema 7

 

Procesadores Superescalares:
Paralelismo Implícito a Nivel de Instrucción

 

 

 

Se denomina arquitectura superescalar a aquella implementación capaz de ejecutar más de
una instrucción por ciclo de reloj. Para ello se usan múltiples cauces, con lo que varias
instrucciones puedeniniciar su ejecución de manera independiente. El término superescalar se
emplea como contraposición a la arquitectura escalar, que solo es capaz de ejecutar una
instrucción por ciclo de reloj.
En la figura 7.1 se representa un esquema de la organización superescalar. Se tienen múltiples
unidades funcionales que admiten la ejecución en paralelo, y por separado, de varias
instrucciones. Sinembargo, nótese que, en general, cada unidad funcional no tiene por qué
admitir la ejecución de cualquier instrucción, hay dos unidades funcionales que pueden ejecutar
instrucciones de operaciones con enteros, dos de instrucciones de operaciones con coma flotante,
y una de instrucciones de transferencia con memoria (operaciones de carga y almacenamiento).
Así, en este caso, pueden estarejecutándose al mismo tiempo dos operaciones con enteros, dos
operaciones con coma flotante y una operación de transferencia a memoria.

 

 


 


 
Figura 7.1 Ejemplo de organización superescalar.

 

 

El diseño superescalar es compatible con la segmentación. Esto es, como muestra la figura
7.1, las unidades funcionales pueden realizarse como cauces segmentados.

JUAN F.GUERRERO MARTÍNEZ

7. 1

JOSÉ V. FRANCÉS VILLORA
Curso 2010-2011

SISTEMAS ELECTRÓNICOS PARA EL
TRATAMIENTO DE LA INFORMACIÓN
El concepto de diseño superescalar apareció poco después que la arquitectura RISC. Si bien
se puede realizar una implementación superescalar tanto de una arquitectura RISC como de una
arquitectura CISC, la arquitectura de conjunto reducido de instrucciones de unamáquina RISC
se presta mejor a la utilización de técnicas superescalares.
Lo esencial del diseño superescalar es su habilidad para ejecutar instrucciones de manera
independiente en diferentes cauces. Un procesador superescalar es capaz de ejecutar más de una
instrucción, solo si estas no presentan algún tipo de dependencia, como veremos más adelante.
La inmensa mayoría de las CPUsdesarrolladas desde 1998 son superescalares.
En este tema se presenta una introducción al diseño superescalar con paralelismo implícito,
examinando los diferentes tipos de dependencia de datos, políticas de emisión y otras cuestiones
relacionadas con el diseño de la implementación superescalar.

 

7.1 Explotación del paralelismo a nivel de instrucción

 

El hecho de que la implementaciónsuperescalar tenga varios cauces introduce un nuevo nivel
de paralelismo. Los procesadores superescalares sacan provecho del paralelismo a nivel de
instrucción, que hace referencia al grado en el que, en promedio, las instrucciones de un
programa se pueden ejecutar en paralelo. Para ello implementan técnicas que permiten romper el
flujo secuencial de instrucciones de un programa, parasimultanear la ejecución de varias, en el
mismo procesador.
No hay procesador moderno que no use alguna forma de paralelismo a nivel de instrucción.
Los cauces segmentados, escalares y supersegmentados son diferentes técnicas que utilizan el
paralelismo a nivel de instrucción.
En este tema se estudiarán las características de las implementaciones superescalares que
explotan el paralelismo a nivel deinstrucción de forma implícita, internamente. Es decir,
aquellos procesadores superescalares cuyo hardware implementa las técnicas que permiten
romper el flujo de instrucciones del programa, para ejecutarlas en paralelo, incluso de forma
desordenada, y lo hacen de manera transparente al programador, y en tiempo de ejecución.

 

7.2 Diferencias entre superescalar y supersegmentación...