Programacion FPGA

 

UNIVERSIDAD DE COLIMA
FACULTAD DE INGENIERÍA MECÁNICA Y ELÉCTRICA 

Taller de Programación en FPGA
Objetivo:

Diseñar circuitos digitales programando dispositivos FPGA
Contenido temático:
Dispositivos lógicos programables.
Introducción a las herramientas de Xilinx para el diseño y la simulación de circuitos digitales.
Herramientas de Xilinx para la programación de dispositivoslógico programables
Principios de circuitos secuenciales y latches.
Flip-flops, circuitos secuenciales activados por reloj.
Creación de símbolos y manejo de buses en el editor de Esquemáticos del ISE.

Instructor

Jesús Uriel Mora Quiñones
Se desempeña actualmente como profesor por asignatura en la Facultad de Ingeniería Mecánica y
Eléctrica dependiente de la Universidad de Colima. EstudióIngeniería en Comunicaciones y
Electrónica en la Universidad de Colima en la Facultad de Ingeniería Mecánica y Eléctrica

Duración:
20 horas
Dirigido a:
Egresado de la Carrera de Ingeniería en comunicaciones y Electrónica
Fechas y horarios:
Sábados del 5 de mayo al 2 de junio de 2012 de 8:00-12:00hrs.
Lugar:
Laboratorio de Microelectróncia-FIME

ÍNDICE

Actividad 1: Dispositivoslógicos programables……………………………
Memorias prom para diseñar circuitos lógicos…………………….
PLA (Programmable Logic Array)………………………………...
PAL (Programmable Array Logic)………………………………...
CPLD (Complex Programmable Logic Device)…………………..

4
4
4
5
6

Actividad 2: Introducción a las herramientas de Xilinx para el diseño y
la simulación de circuitos digitales………………………..............................
8Actividad 3: Herramientas de Xilinx para la programación de
dispositivos lógicos programables…………………………………………
23
Actividad 4: principios de circuitos secuenciales y latches………………...
Circuitos lógicos realimentados (secuenciales)……………………
Circuito latch SR…………………………………………………..
Actividad 5: Flip-flops, circuitos secuenciales activados por reloj……..…
Señal de reloj (clock)………………………………………………Flip-flop tipo D…………………………………………………….
Descripción formal de un flip-flop………………………………...
Flip-flop JK………………………………………………………...
Flip-flop tipo T…………………………………………………….
Actividad 6 : Creación de símbolos y manejo de buses en el editor de
esquemáticos del ise…………………………………………………………
Creación de símbolos en el ISE……………………………………
Uso de buses en el ISE…………………………………………….

31
31
33
38
38
38
41
4245

48
48
50

Actividad 1: Dispositivos Lógicos Programables
Profesor: Jesús Uriel Mora Quiñones
Módulo: Taller de programación en FPGA.

Abstract
Esta actividad es una introducción a los dispositivos lógicos programables. La actividad está planeada con un enfoque de
aprendizaje colaborativo.

I. DISPOSITIVOS LÓGICOS PROGRAMABLES

•
•
•
•
•

Un dispositivo lógico programable,o PLD (Programmable Logic Device), es un dispositivo cuyas
características pueden ser modificadas y almacenadas mediante programación. El principio de síntesis de
cualquier dispositivo lógico programable se fundamenta en el hecho de que cualquier función booleana puede
ser expresada como una suma de productos. Un PLD contiene una arquitectura general predefinida en la que
el usuario puedeprogramar el diseño final del dispositivo empleando un conjunto de herramientas de
desarrollo.
La síntesis de un diseño lógico en un PLD es la generación de una lista de conexiones, con las cuales se
configurará el dispositivo para que realice la función lógica deseada. La síntesis no suele ser tarea del
diseñador, ya que los entornos de desarrollo para PLD ya incluyen este tipo de herramientascomputacionales.
Los dispositivos PLD más comunes son:
PROM (Programmable Read Only Memory).
PLA (Programmable Logic Array).
PAL (Programmable Array Logic).
CPLD (Complex Programmable Logic Device).
FPGA (Field Programmable Gate Array).

•

Ventajas:
La programación del dispositivo se hace desde una computadora, usualmente a través del puerto paralelo.
El tiempo de desarrollo es...