SISTEMAS DIGITALES

PRIMERA ACTIVIDAD EVALUABLE
1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES
2: Título de la Actividad:
Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional4: Código de la actividad que le ha correspondido realizar: c09d0bd349d8004597d2ee02235dcdf2.doc
5: Enunciado.
Enunciado c09d0bd349d8004597d2ee02235dcdf2.doc
Disponemos de tres señales P2,P1 y P0 con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica, pero la programación de la ALU no depende directamente de estas señales sino de la prioridad de estas señales.Así el criterio de prioridad de las señales es P0>P1>P2 y las operaciones de las palabras de 4 bits que debe realizar la ALU son las siguientes:
a) Si la prioridad es de la señal P2 la operación quedebe realizar es la operación aritmética sin acarreo.
b) Si la prioridad es de la señal P1 entonces debe realizar la operación lógica A  B.
c) Si la prioridad es de P0 debe hacer la operaciónaritmética con arrastre A MINUS B.
d) Por último, si las señales son todas cero y ninguna es prioritaria entonces la ALU debe ponerse a 0.
Diseñe el circuito del codificador y úselo para controlarlas operaciones de la ALU que se han especificado.
SOLUCIÓN:
6: Diseñe los distintos bloque funcionales y explique los pasos seguidos en cada bloque.
Para el diseño de este circuito codificador deprioridad disponemos de 3 entradas P2, P1 y P0 las cuales corresponden a los pulsos de reloj DSTM1, DSTM2 y DSTM3 respectivamente, y cuya prioridad es P0>P1>P2.

Según los valores de entradapodemos tener cuatro estados de salida que corresponden a cada una de las operaciones que realizará la ALU. Para representar estos cuatro estados nos basta tener dos bits o líneas de salida del circuito, S1y S2, las cuales corresponden a las salidas de U1A y U2A respectivamente.
Matemáticamente podemos expresar el circuito de la siguiente forma:

S1 = P2 + P1 y S2 = P2 + [ inv(P1)•P0 ]
 
cuya...