Tecnologia Arm
Páginas: 24 (5988 palabras)
Publicado: 2 de diciembre de 2012
Un vistazo a la arquitectura ARM
Mauro Parra Miranda mauro@ciencias.unam.mx Junio 25, 2001
1
Resumen
En este documento se revisa la arquitectura del microprocesador ARM (Advanced Risc Machine) de ARM, Ltd. Primero se comenta algo de la historia de la arquitectura, despues analizaremos la implementaci´n de la arquiteco tura en dos sabores: StrongARM de Intel y nnARM (nnARM is not an ARM)del grupo opencores. Para finalizar le daremos un vistazo a aspectos interesantes de la arquitectura ARM, como el soporte a tecnologias como Bluetooth y Java. En el ap´ndice 1 menciono los dispositivos que hoy en e d´ utilizan la arquitectura ARM. En el ap´ndice 2 hay una linea de tiempo ıa e con algunos de los eventos importantes alrededor de la arquitectura ARM. En el ap´ndice 3 hay una lista desistemas operativos que dan soporte a la e arquitectura ARM.
2
Historia
La arquitectura ARM (Advanced RISC Machine) fue creado en 1985 por el Acorn Computer Group, como el primer procesador RISC con gran impacto comercial en el mundo. La filosofia RISC (Reduced Instruction Set Computer) es que la eficiencia viene de hacer las cosas menos complicadas. Gracias a su dise˜ o sencillo, el n ARMtiene relativamente pocos componentes en el chip, por lo que no alcanza altas temperaturas y tiene bajos requerimientos de energia. Lo anterior lo ha hecho candidato perfecto para el mercado de aplicaciones incrustradas (embedded aplications) que van desde un telefono celular hasta una lavadora. 1
En 1987, la arquitectura ARM tuvo su primera aparicion en productos comerciales con losasistentes digitales personales Newton de Apple. En 1995, Digital Semiconductor y ARM, Ltd. crean el StrongARM, que basicamente es un core que utiliza el conjunto de instrucciones de la arquitectura ARM, pero es implementado con la tecnologia de la serie Alpha de Digital Semiconductor. De aqu´ nace el StrongARM de 200 Mhz. ı En 1998, Intel obtiene una licencia de Digital Semiconductor y ARM, Ltd. paraproducir el StrongARM a partir del 2000, con algunos cambios que lo hacen tres veces m´s r´pido que el anterior, utilizando menos energia que el a a actual.
3
StrongARM de Intel
El microprocesador Intel StrongARM SA-1110 implementa el conjunto de instrucciones de la arquitectura ARM, con las siguientes caracteristicas: 1. Soporte para Big endian y Little endian 2. Cache de Datos (Dcache) de 8kbytes, cache asociativo de 32 vias 3. Cache de Instrucciones (Icache) de 16 Kbytes, cache asociativo de 32 vias 4. minicache, para guardar los datos que sean desechados de los caches superiores (cache de datos, cache de instrucciones) 5. MMUs de 32 entradas, mapea 4kbyte, 8 kbyte o 1 Mbyte 6. Buffer de escritura de 8 entradas, entre 1 y 16 bytes cada una 7. Buffer de lectura de 4 entradas, con 1,4 o hasta 8 words Los MMUs del SA-1110 proveen de TLBs de 32 entradas separados, uno para el flujo de instrucciones y otro para el flujo de datos. Cada uno de estas 32 entradas pueden mapear segmentos, p´ginas grandes a o p´ginas peque˜ as de la memoria. a n El cache de datos y el cache de instrucciones estan implementados como bloques de 32 bytes, proveen de asociatividad de 32 vias con reemplazode victimas implementado con una variante del algoritmo round-robin. El minicache tiene 16 entradas y es asociativo en 2 vias, implementando l 2
algoritmo LRU (Last recent used) para el reemplazo de victimas. El buffer de lectura permite hacer un prefetch de datos importantes a trav´s e de software, previniendo esperas de pipeline durante las lecturas a memoria. El buffer de lectura tiene cuatroentradas, y cada entrada puede contener 1, 4 u 8 palabras (words). El buffer de escritura aumenta el desempe˜ o global del sistema al fungir como n buffer entre la frecuencia de reloj del CPU y el bus de la memoria cuando los datos comienzan a ser escritos del CPU a la memoria. El buffer de escritura es de 8 entradas y puede contener desde 1 hasta 16 bytes cada uno. El controlador rutea todas las...
Mauro Parra Miranda mauro@ciencias.unam.mx Junio 25, 2001
1
Resumen
En este documento se revisa la arquitectura del microprocesador ARM (Advanced Risc Machine) de ARM, Ltd. Primero se comenta algo de la historia de la arquitectura, despues analizaremos la implementaci´n de la arquiteco tura en dos sabores: StrongARM de Intel y nnARM (nnARM is not an ARM)del grupo opencores. Para finalizar le daremos un vistazo a aspectos interesantes de la arquitectura ARM, como el soporte a tecnologias como Bluetooth y Java. En el ap´ndice 1 menciono los dispositivos que hoy en e d´ utilizan la arquitectura ARM. En el ap´ndice 2 hay una linea de tiempo ıa e con algunos de los eventos importantes alrededor de la arquitectura ARM. En el ap´ndice 3 hay una lista desistemas operativos que dan soporte a la e arquitectura ARM.
2
Historia
La arquitectura ARM (Advanced RISC Machine) fue creado en 1985 por el Acorn Computer Group, como el primer procesador RISC con gran impacto comercial en el mundo. La filosofia RISC (Reduced Instruction Set Computer) es que la eficiencia viene de hacer las cosas menos complicadas. Gracias a su dise˜ o sencillo, el n ARMtiene relativamente pocos componentes en el chip, por lo que no alcanza altas temperaturas y tiene bajos requerimientos de energia. Lo anterior lo ha hecho candidato perfecto para el mercado de aplicaciones incrustradas (embedded aplications) que van desde un telefono celular hasta una lavadora. 1
En 1987, la arquitectura ARM tuvo su primera aparicion en productos comerciales con losasistentes digitales personales Newton de Apple. En 1995, Digital Semiconductor y ARM, Ltd. crean el StrongARM, que basicamente es un core que utiliza el conjunto de instrucciones de la arquitectura ARM, pero es implementado con la tecnologia de la serie Alpha de Digital Semiconductor. De aqu´ nace el StrongARM de 200 Mhz. ı En 1998, Intel obtiene una licencia de Digital Semiconductor y ARM, Ltd. paraproducir el StrongARM a partir del 2000, con algunos cambios que lo hacen tres veces m´s r´pido que el anterior, utilizando menos energia que el a a actual.
3
StrongARM de Intel
El microprocesador Intel StrongARM SA-1110 implementa el conjunto de instrucciones de la arquitectura ARM, con las siguientes caracteristicas: 1. Soporte para Big endian y Little endian 2. Cache de Datos (Dcache) de 8kbytes, cache asociativo de 32 vias 3. Cache de Instrucciones (Icache) de 16 Kbytes, cache asociativo de 32 vias 4. minicache, para guardar los datos que sean desechados de los caches superiores (cache de datos, cache de instrucciones) 5. MMUs de 32 entradas, mapea 4kbyte, 8 kbyte o 1 Mbyte 6. Buffer de escritura de 8 entradas, entre 1 y 16 bytes cada una 7. Buffer de lectura de 4 entradas, con 1,4 o hasta 8 words Los MMUs del SA-1110 proveen de TLBs de 32 entradas separados, uno para el flujo de instrucciones y otro para el flujo de datos. Cada uno de estas 32 entradas pueden mapear segmentos, p´ginas grandes a o p´ginas peque˜ as de la memoria. a n El cache de datos y el cache de instrucciones estan implementados como bloques de 32 bytes, proveen de asociatividad de 32 vias con reemplazode victimas implementado con una variante del algoritmo round-robin. El minicache tiene 16 entradas y es asociativo en 2 vias, implementando l 2
algoritmo LRU (Last recent used) para el reemplazo de victimas. El buffer de lectura permite hacer un prefetch de datos importantes a trav´s e de software, previniendo esperas de pipeline durante las lecturas a memoria. El buffer de lectura tiene cuatroentradas, y cada entrada puede contener 1, 4 u 8 palabras (words). El buffer de escritura aumenta el desempe˜ o global del sistema al fungir como n buffer entre la frecuencia de reloj del CPU y el bus de la memoria cuando los datos comienzan a ser escritos del CPU a la memoria. El buffer de escritura es de 8 entradas y puede contener desde 1 hasta 16 bytes cada uno. El controlador rutea todas las...
Leer documento completo
Regístrate para leer el documento completo.