Trnsmision Serial

Trasmisión serie vs. paralelo

Redes de Computadores

Tema 4: Serie

UPV - Facultad de Informática - Redes de Computadores

UPV - Facultad de Informática - Redes de Computadores

Tema 4:Transmisión serie sincrona/asíncrona
Transmisión síncrona y asíncrona
Transmisión
Norma RS232
Norma

Bibliografía:
Stallings, Cap. 6
Stallings, Cap.
Tanenbaum. Cap 2.4.3
Tanenbaum.
Halsall,Cap. 3.1, 3.2, 2.6
Halsall, Cap.

2

Transmisión sincrona vs. asíncrona
reloj único

imposibilidad de error en la
interpretación del intervalo de bit

Asíncrona

relojes diferentes

noexisten 2 relojes iguales
se producirá error de lectura
antes o después si la secuencia de
datos es arbitrariamente ‘larga’

Datos
+
reloj
común

Error

Reloj Tx
Datos
Reloj Rx

3UPV - Facultad de Informática - Redes de Computadores

UPV - Facultad de Informática - Redes de Computadores

Sincrona

Transmisión sincrona

Tema 4: Serie

Tema 4: Serie

Sincronismomediante:
Línea auxiliar de reloj
...100100101010...

Codificación auto-reloj (p.e. Mánchester)

4

Transmisión asíncrona
bit de
comienzo

Bit
menor
peso

Bit
mayor
peso

paridad(impar, par, no)

1
0
de 5 a 8 bits de datos

1 a 2 bits

Sincronización por
flanco

parada

8N1
7 P 1.5
6O2
5S
R

UPV - Facultad de Informática - Redes de Computadores

UPV - Facultadde Informática - Redes de Computadores

Estado de reposo

Sincronización de bloque de datos

Tema 4: Serie

Ejemplo:

Ejercicio:
Calcular el % de error
entre el reloj del
transmisor ydel
receptor (caso 8N1)
para obtener un error
en lectura.

Tema 4: Serie

Necesidad de sincronismo a nivel de bloque, independientemente del
sincronismo utilizado a nivel de bit
Técnicasposibles:
Violación de código (p.ej. Manchester)
Uso de delimitadores especiales

6

5

Líneas de
control y de
señal

Transmisor/
receptor de
datos
digitales

DTE: equipo
terminal de...