Análisis de planificabilidad de las transiciones en el software memoria transaccional usando un autómata temporizado

Análisis de planificabilidad de las transiciones en el software memoria transaccional usando un autómata temporizado

RESUMEN
La memoria transaccional de software (STM) es un mecanismo para controlar el acceso a los recursos compartidos enmemoria mediante un modelo de preferencia que comparten los objetos de datos. Este modelo de ejecución del STM esdiferente de los clásicos preventivo ono preventivo.Actualmente es el único método para determinarplanificabilidad  a través de una exhaustiva búsqueda mediante el estado del espacio de todos los escenarios de liberación de tareas de mayor prioridad. El método existente es costoso y las escalas exponencialmente con elnúmero de tareas que su uso es limitado en situaciones prácticas.Los autómatas temporizados se han demostrado como unformalismo expresivopara los sistemas basados ​​en el tiempo. 
Este trabajo presenta una metodología parael desarrollo de autómatas programados de la planificabilidad. El análisis de los sistemas de STM validan nuestros modelos con el modelo de corrector UPPAAL, y demuestran que Autómatas temporizado ofrecenuna alternativa eficiente para el análisis de planificabilidad en tiempo real.

PALABRASCLAVES
Memoria transaccional, tiempo real del sistema, análisis de planificabilidad, autómata temporizado

INTRODUCCION

En un trabajo seminal, Herlihy  y Moss propuso una implementación de hardware de la memoria transaccional como la concurrencia mecanismo de control, que se desempeñó mejor que los métodos utilizados anteriormente de libre bloqueo y libre espera.
En los últimos años, losinvestigadoreshan presentado implementacionesde memoria transaccional que son bien en hardware o en software. Aunque al principio sólo le interesaba a la comunidad académica, la memoria transaccional  cada vez más está siendo implementada en los sistemas comerciales. Algunos ejemplos de las implementaciones de procesadores Software de Memoria transaccional se ve implementado  enbibliotecas de extensión para C / C + + que ofrece Intel y Oracle. 
Las implementaciones de memoria transaccional con soporte en tiempo real también se están investigando activamente. Schoeberlet ha propuesto la RTTM, un modelo abstracto para la aplicación de las transacciones dentro de la respuesta limitada, a veces en Java,  basados en sistemas de varios procesadores. Sarni el cual hapropuesto una biblioteca de software de memoria transaccional con soporte en tiempo real.
Aunque los sistemas transaccionales de memoria con soporte software en tiempo real se están desarrollando, la determinación de lo temporal y características de su modelo de ejecución sigue siendo un reto. Esto es debido a una ejecución de la transacción no encajan en las definiciones clásicas de los modelosde suscripciónpreferente y no preferente, que han sido el foco principal de la investigación durante los últimos años.
 El conocimiento de propiedades temporales de una implementación de STM en tiempo real es requerido para satisfacer propiedades en tiempo real, lo más importante que es la garantía de que una tarea debe completar la ejecución dentro de un tiempo limitado.Estas garantías se puedendeterminar mediante el análisis de la respuesta del tiempo de cada tarea en el peor de los casos, lo cual es también referido como el tiempo de respuesta del peor caso (WCRT) de la tarea. Para el modelo preventivo, Liu y Layland han demostrado que el tiempo de respuesta del peor caso de una tarea se logra cuando la tarea y todas las tareas de mayor prioridad son liberados al mismo tiempo (liberaciónsincrónica), que también se denomina como un momento crítico de la liberación. 
Los valores de los tiempos de respuesta del peor caso en STM se han desarrollado, no existe ningún algoritmo que pueda determinar exactamente WCRT en tiempo polinomial. La única manera de determinar WCRT exacta es enumerar todos los escenarios de liberación de las tareas de mayor prioridad que puede ocurrir en...