Cise 4 tema 4
Páginas: 27 (6556 palabras)
Publicado: 10 de noviembre de 2011
IV - Memorias 4.1 Aspectos básicos
(2 semanas )
v1.4
La figura muestra las señales básicas de una memoria.
OE WE CS A0 -A m-1 D0 -D k-1
A0-Am-1 : Líneas de direcciones D0-Dk-1: Líneas de Datos El número m de líneas de direcciones indica el número de posiciones que es 2n. Por encima de 210 son k. De ello 216=26·210=64k. Por encima de 220 son M. De ello 222=22·220=4M. El número k delíneas de datos indica el acho de los datos. La referencia es el byte (8 bits) por eso lo normal es k=8·2x. Podría ser 8 (byte), 16 (word), 32 (dword), pero también 4 (nibble), 2, 1 (bit) tomando x como entero negativo. La conexión de las direcciones y datos de la memoria no tiene porqué ser directa con los buses de datos y direcciones de la CPU. Por ejemplo se pueden conectar 8 memorias de 1 bit alos 8 bits del bus de datos de una CPU, o se pueden juntar varios módulos de memoria que ocupan rangos de direcciones distintos del bus de direcciones. Eso se explica en el apartado de decodificación de direcciones. Señales de control (todas activas bajas): CS* o CE* (Chip Select o Enable) Activa el chip de memoria de manera general. OE* (Output Enable) Indica que se puede volcar un dato en el busde datos. WE* (Write Enable) Indica que se realiza una operación de escritura (RAM).
Vicente Jiménez - Apuntes de CISE IV - Tema 4 - Pag. 1
Cuando el bus de direcciones es de más de un byte (word, dword, ...) se añaden señales adicionales de control para posibilitar el acceso a bytes individuales tal y como ocurre en la memoria IS61LV25616 usada en prácticas (*UB, *LB).
IS61LV25616Diagrama de bloques Obsérvese que en esta memoria las direcciones A0 - A17 son en words, no en bytes, a diferencia de lo que pasaba en el P 68000 que usaba A1 - A23 para referenciar words. Adicionalmente, en esta memoria, OE* puede ser indeterminado en ciclos de escritura por lo que OE* sólo indica que hay ciclo de lectura si WE* está inactivo.
Las memorias son típicamente asíncronas. No obstanteexisten memorias que tienen entrada de reloj y que admiten modos asíncronos como el funcionamiento en modo burst en el que se hacen 4 lecturas consecutivas sin cambiar el bus de direcciones.
Burst Mode RAM Obsérvese que existen memorias de 128k x 32 (4 bytes), 128k x 36 (4 bytes+4 bits) y 256k x 18 (2 bytes + 2 bits). Las memorias no siempre se organizan en bytes, words o dwords. En este casolos bits adicionales son para almacenar información de paridad.
Vicente Jiménez - Apuntes de CISE IV - Tema 4 - Pag. 2
Clasificación de memorias
RAM (Random Access Memory) Permiten lectura y escritura de datos. Estáticas (SRAM) Emplean biestables para almacenar la información, por tanto, ésta dura hasta que se desactiva la alimentación. Dinámicas (DRAM) Emplean condensadores MOSFET paraalmacenar la información. Ocupan menos en cada celda por lo que son más densas y son, por tanto, preferidas para aplicaciones que demandan mucha memoria como son los PC ya que el precio por bit es mucho menor que las SRAM. A parte de necesitar alimentación requieren de refresco de su información cada cierto tiempo. También son más lentas que las estáticas. Suelen tener muchas líneas de direcciones y,en muchos casos, un único bit de datos. Para reduir el número de pines se multiplexa temporalmente el bus de direcciones con dos señales RAS y CAS. Usando este multiplexado, una memoria de 64Kb (216) puede tener 8 filas y 8 columnas por tanto le bastarían 8 pines para el bus de direcciones en lugar de 16. NVRAM RAM especial estática no volátil porque lleva una batería o una EEPROM de respaldo.Memorias no volátiles Mask ROM Memoria con un contenido fijado en el proceso de fabricación. Tiene un elevado coste fijo y un bajo coste por unidad por lo que sólo se usa en aplicaciones masivas que no requieran actualizaciones durante su vida útil. EPROM (Erasable Programable ROM) Memoria que emplea transistores de doble puerta (una flotante) para programar el estado de las celdas.
Una tensión...
(2 semanas )
v1.4
La figura muestra las señales básicas de una memoria.
OE WE CS A0 -A m-1 D0 -D k-1
A0-Am-1 : Líneas de direcciones D0-Dk-1: Líneas de Datos El número m de líneas de direcciones indica el número de posiciones que es 2n. Por encima de 210 son k. De ello 216=26·210=64k. Por encima de 220 son M. De ello 222=22·220=4M. El número k delíneas de datos indica el acho de los datos. La referencia es el byte (8 bits) por eso lo normal es k=8·2x. Podría ser 8 (byte), 16 (word), 32 (dword), pero también 4 (nibble), 2, 1 (bit) tomando x como entero negativo. La conexión de las direcciones y datos de la memoria no tiene porqué ser directa con los buses de datos y direcciones de la CPU. Por ejemplo se pueden conectar 8 memorias de 1 bit alos 8 bits del bus de datos de una CPU, o se pueden juntar varios módulos de memoria que ocupan rangos de direcciones distintos del bus de direcciones. Eso se explica en el apartado de decodificación de direcciones. Señales de control (todas activas bajas): CS* o CE* (Chip Select o Enable) Activa el chip de memoria de manera general. OE* (Output Enable) Indica que se puede volcar un dato en el busde datos. WE* (Write Enable) Indica que se realiza una operación de escritura (RAM).
Vicente Jiménez - Apuntes de CISE IV - Tema 4 - Pag. 1
Cuando el bus de direcciones es de más de un byte (word, dword, ...) se añaden señales adicionales de control para posibilitar el acceso a bytes individuales tal y como ocurre en la memoria IS61LV25616 usada en prácticas (*UB, *LB).
IS61LV25616Diagrama de bloques Obsérvese que en esta memoria las direcciones A0 - A17 son en words, no en bytes, a diferencia de lo que pasaba en el P 68000 que usaba A1 - A23 para referenciar words. Adicionalmente, en esta memoria, OE* puede ser indeterminado en ciclos de escritura por lo que OE* sólo indica que hay ciclo de lectura si WE* está inactivo.
Las memorias son típicamente asíncronas. No obstanteexisten memorias que tienen entrada de reloj y que admiten modos asíncronos como el funcionamiento en modo burst en el que se hacen 4 lecturas consecutivas sin cambiar el bus de direcciones.
Burst Mode RAM Obsérvese que existen memorias de 128k x 32 (4 bytes), 128k x 36 (4 bytes+4 bits) y 256k x 18 (2 bytes + 2 bits). Las memorias no siempre se organizan en bytes, words o dwords. En este casolos bits adicionales son para almacenar información de paridad.
Vicente Jiménez - Apuntes de CISE IV - Tema 4 - Pag. 2
Clasificación de memorias
RAM (Random Access Memory) Permiten lectura y escritura de datos. Estáticas (SRAM) Emplean biestables para almacenar la información, por tanto, ésta dura hasta que se desactiva la alimentación. Dinámicas (DRAM) Emplean condensadores MOSFET paraalmacenar la información. Ocupan menos en cada celda por lo que son más densas y son, por tanto, preferidas para aplicaciones que demandan mucha memoria como son los PC ya que el precio por bit es mucho menor que las SRAM. A parte de necesitar alimentación requieren de refresco de su información cada cierto tiempo. También son más lentas que las estáticas. Suelen tener muchas líneas de direcciones y,en muchos casos, un único bit de datos. Para reduir el número de pines se multiplexa temporalmente el bus de direcciones con dos señales RAS y CAS. Usando este multiplexado, una memoria de 64Kb (216) puede tener 8 filas y 8 columnas por tanto le bastarían 8 pines para el bus de direcciones en lugar de 16. NVRAM RAM especial estática no volátil porque lleva una batería o una EEPROM de respaldo.Memorias no volátiles Mask ROM Memoria con un contenido fijado en el proceso de fabricación. Tiene un elevado coste fijo y un bajo coste por unidad por lo que sólo se usa en aplicaciones masivas que no requieran actualizaciones durante su vida útil. EPROM (Erasable Programable ROM) Memoria que emplea transistores de doble puerta (una flotante) para programar el estado de las celdas.
Una tensión...
Leer documento completo
Regístrate para leer el documento completo.