P3s_InterfazParalela Interrup_15_2

UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS
Decana de America
FACULTAD DE INGENIERÍA DE
SISTEMAS E INFORMATICA

ARQUITECTURA DE COMPUTADORAS
2015 - 2
Mg. JUAN CARLOS GONZALES SUAREZ

Interfaces Paralelas

Control de varios puertos paralelos
Out-0
Output
del uP

Del Bus
de
Datos

Out-1
DMUX
de
datos

Selectores

:
:

In-0
In-1

Out-2

In-2

:
:

:
:

Out-x

In-x

:
:

MUX
de
datos

Input
del uPDel
Bus
de
Datos

Selectores

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

DIAGRAMA INTERNO

RESET
/RD
/WR
A1
A0

Grupo A
Puerto A

Data
Buffer

Control
Logic

/CS

Control
Grupo A
Control
Grupo B

Internal Data Bus

D7 – D0

Pa7-Pa0

Grupo A
Puerto C
Superior

Pc7-Pc4

Grupo B
Puerto C
Inferior

Pc3-Pc0

Grupo B
Puerto B

Pb7-Pb0

Arquitectura de Computadoras
Mg. Juan CarlosGonzales Suárez

Interface Periférica Programable (PPI)
8255
Bus de
Datos

Control

D0
D1
D2
D3
D3
D5
D6
D7

RD
WR
A0
A1
CS
RESET

PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
PB1
PB2
PB3
PB4
PB5
PB6
PB7

Puerto A

Grupo A
PA7 – PA0
PC7 – PC4

Puerto CH
Puerto CL

Grupo B
PB7 – PB0
PC3 – PC0

Puerto B

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

Dirección dePuertos
Registro de Control
7

Grupo A

6

5

4

3

2

1

A1

A0

Función

0

0

Puerto A

0

1

Puerto B

1

0

Puerto C

1

1

Reg de Control

1

0

Grupo B

Port A –Port C (C7-C4)
1/0 = entrada/salida

Port B-Port C (C3-C0)
1/0 = entrada/salida

Modo : 00, 01 y 1X

Modo: 00 y 01

Modo 0  Ports A,B y C como entrada o salida
Modo 1  Port A y B como entrada o salida,
Port C como Control de A y B
Modo2  Port A bidireccional,
Port C como Control de A

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

Interface Periférica Programable 8255
Modo 0
8255

Bus de
Datos
Control

D0
D1
D2
D3
D3
D5
D6
D7
RD
WR
A0
A1
CS
RESET

PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7

Registro de Control:

4 Alarmas de sonido
4 Detectores
deMovimiento

F

Modo

1

0

0

Pa Pch Modo Pb Pcl

0

1

0 1

0

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

Interrupciones

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

Interrupciones
Interrumpen el flujo del programa.
Llaman a un Procedimiento para Servicio de Interrupción
o un Manejador de Interrupción

Tipos de Interrupciones
Llamada generada por Hardware, desde elexterior,
Llamada generada por Software , son internas.

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

Interrupciones por Hardware
Son interrupciones directas al Procesador
Tipos :
a. Según forma de señal
b. Según Prioridad
c. Según Forma de Atención
a. Según Forma de Señal .• Por Flanco o cambios de nivel
• Por Nivel, nivel lógico durante un tiempo
b. Según Prioridad
• NMI (Interrupción no enmascarable )
• INTR e INTA ( Interrupción enmascarable ),
Flag I debe estar en alto.
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Suárez

c. Según Forma de Atención
. Salto a Dirección Fija

Memoria

Direc.
Fija

uP

INT
INTA

RD

Interface

KBD

. Envío de Instrucción
INT
INTA
uP

Interface
Instrucción

HD

Arquitectura de Computadoras
Mg. Juan Carlos Gonzales SuárezInterrupción de Software
INT n
n (8bits) 256 diferentes instrucciones de
interrupción.
Vector “n” está ubicado en CS:IP = 0000: 4 x n
El control salta al Vector “n” donde está dirección
de subrutina
54
INT 15h de atención. Vector 54h  54h
2A
CS:IP =0000:54
:
34
Flag I = 1
19
Flag I = 0
57h

Salta a CS:IP  1934:2A54
Dirección de Rutina de Atención
Arquitectura de Computadoras
Mg. Juan Carlos GonzalesSuárez

Interrupciones por Software
Vector de Interrupción reservados por fabricante. En el modo Real  CS = 0000.

Número
0
1
2

Dirección (IP)
0h – 3h
4h – 7h
8h – Bh

Función
Error al dividir
Paso a paso
NMI (Interrupción de HW)

.
32-255

.
80h – 3FFh

.
Interrupciones del Usuario

IRET
Instrucción para retorno de interrupción.
INT 3
Interrupción especial de punto de ruptura.
INTO...