Vhdl
Páginas: 5 (1246 palabras)
Publicado: 26 de septiembre de 2010
APUNTES DE VHDL
1. OBJETIVOS.
Estos Apuntes pretenden ser una guía para comenzar a describir modelos de circuitos en lenguaje VHDL. No se trata de exponer en profundidad todas las posibilidades del lenguaje sino de presentar, de una manera sencilla, sus fundamentos con el objetivo de que el alumno novato en la materia pueda hacer sus primeros programas de una manera rápida. Tradicionalmente seha utilizado esta herramienta en asignaturas o laboratorios de Arquitectura de Computadores y, en este contexto, el lenguaje VHDL, que es solamente un medio, no debe convertirse en el fin. Con esto no queremos decir que éste lenguaje de descripción de hardware no tenga interés por sí mismo. Es cada vez más utilizado en la industria y el empeño por completar su conocimiento en profundidad es unatarea a la que animamos a cualquiera de nuestros alumnos de ingeniería ya que, sin duda, será un estupendo remate a su formación profesional. El método utilizado aquí no consiste en presentar la sintaxis de forma sistemática –para eso ya están otros libros– sino en enseñar a través de ejemplos siguiendo la técnica empleada en algunas universidades norteamericanas y bautizada allí como teach byexample. En definitiva se trata de conducir al estudiante a través de ejemplos ilustrativos que bajo simples modificaciones se pueden adaptar a varios casos diferentes. Estos Apuntes son, en realidad, un conjunto de patrones que el alumno debe adaptar al estudio de los diferentes supuestos de la Arquitectura de Computadores, el verdadero objetivo.
2. EL LENGUAJE DE DESCRIPCIÓN HARDWARE VHDL:HISTORIA.
El lenguaje VHDL nació para dar respuesta a numerosos problemas planteados en el desarrollo y documentación de hardware digital. La documentación requerida para describir un sistema electrónico puede ocupar miles de páginas y suele ser muy costoso reemplazar la información contenida cuando la tecnología o las especificaciones cambian. Un lenguaje de descripción adecuado resuelve el problema yaque la "documentación" es ejecutable. VHDL se ha convertido en un estándar, lo cual ya es una ventaja, que además reúne otras características que lo hacen particularmente atrayente. Es un lenguaje independiente de la tecnología, no emparejado a un determinado simulador y no requiere una metodología precisa de diseño. VHDL permite implementar nuevas tecnologías en diseños existentes. Las siglasVHDL corresponden a VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. El primer borrador vio la luz en agosto de 1985 diseñado por Intermetrics, IBM y Texas Instruments e impulsado por el Departamento de Defensa de los Estados Unidos. En diciembre de 1987 fue aprobado como estándar del IEEE y posteriormente, en 1993, fue revisado y registrado como norma IEEE Std 1076-1993. © Rafael Rico
VHDL es un lenguaje de semántica orientada a la simulación y por ello su principal dominio de aplicación es el modelado de dispositivos hardware para comprobar su correcto funcionamiento. De todos modos tiene otras áreas de aplicación tales como: síntesis automática, verificación formal, modelado de rendimiento, diagnosis de fallos y documentación.
3. MODOS DE DESCRIPCIÓN DECIRCUITOS LÓGICOS.
El lenguaje de descripción de hardware VHDL cuenta con diferentes modos de llevar a cabo la descripción. Normalmente su aprendizaje se comienza desde la perspectiva del diseñador tradicional de hardware, utilizando las construcciones del lenguaje que permiten una descripción estructural desde las puertas lógicas hacia arriba. Este enfoque resalta la correspondencia existenteentre la realidad y el lenguaje pero oculta la verdadera potencia del modelo temporal soportado por el lenguaje. La descripción comportamental y la ejecución concurrente de procesos manifiestan la verdadera potencia del VHDL. Seguidamente vamos a caracterizar cada uno de los modos de descripción basándonos en un ejemplo. Sea el circuito lógico de la figura siguiente:
e1 s1 e2 sal e3 s2 e4...
1. OBJETIVOS.
Estos Apuntes pretenden ser una guía para comenzar a describir modelos de circuitos en lenguaje VHDL. No se trata de exponer en profundidad todas las posibilidades del lenguaje sino de presentar, de una manera sencilla, sus fundamentos con el objetivo de que el alumno novato en la materia pueda hacer sus primeros programas de una manera rápida. Tradicionalmente seha utilizado esta herramienta en asignaturas o laboratorios de Arquitectura de Computadores y, en este contexto, el lenguaje VHDL, que es solamente un medio, no debe convertirse en el fin. Con esto no queremos decir que éste lenguaje de descripción de hardware no tenga interés por sí mismo. Es cada vez más utilizado en la industria y el empeño por completar su conocimiento en profundidad es unatarea a la que animamos a cualquiera de nuestros alumnos de ingeniería ya que, sin duda, será un estupendo remate a su formación profesional. El método utilizado aquí no consiste en presentar la sintaxis de forma sistemática –para eso ya están otros libros– sino en enseñar a través de ejemplos siguiendo la técnica empleada en algunas universidades norteamericanas y bautizada allí como teach byexample. En definitiva se trata de conducir al estudiante a través de ejemplos ilustrativos que bajo simples modificaciones se pueden adaptar a varios casos diferentes. Estos Apuntes son, en realidad, un conjunto de patrones que el alumno debe adaptar al estudio de los diferentes supuestos de la Arquitectura de Computadores, el verdadero objetivo.
2. EL LENGUAJE DE DESCRIPCIÓN HARDWARE VHDL:HISTORIA.
El lenguaje VHDL nació para dar respuesta a numerosos problemas planteados en el desarrollo y documentación de hardware digital. La documentación requerida para describir un sistema electrónico puede ocupar miles de páginas y suele ser muy costoso reemplazar la información contenida cuando la tecnología o las especificaciones cambian. Un lenguaje de descripción adecuado resuelve el problema yaque la "documentación" es ejecutable. VHDL se ha convertido en un estándar, lo cual ya es una ventaja, que además reúne otras características que lo hacen particularmente atrayente. Es un lenguaje independiente de la tecnología, no emparejado a un determinado simulador y no requiere una metodología precisa de diseño. VHDL permite implementar nuevas tecnologías en diseños existentes. Las siglasVHDL corresponden a VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. El primer borrador vio la luz en agosto de 1985 diseñado por Intermetrics, IBM y Texas Instruments e impulsado por el Departamento de Defensa de los Estados Unidos. En diciembre de 1987 fue aprobado como estándar del IEEE y posteriormente, en 1993, fue revisado y registrado como norma IEEE Std 1076-1993. © Rafael Rico
VHDL es un lenguaje de semántica orientada a la simulación y por ello su principal dominio de aplicación es el modelado de dispositivos hardware para comprobar su correcto funcionamiento. De todos modos tiene otras áreas de aplicación tales como: síntesis automática, verificación formal, modelado de rendimiento, diagnosis de fallos y documentación.
3. MODOS DE DESCRIPCIÓN DECIRCUITOS LÓGICOS.
El lenguaje de descripción de hardware VHDL cuenta con diferentes modos de llevar a cabo la descripción. Normalmente su aprendizaje se comienza desde la perspectiva del diseñador tradicional de hardware, utilizando las construcciones del lenguaje que permiten una descripción estructural desde las puertas lógicas hacia arriba. Este enfoque resalta la correspondencia existenteentre la realidad y el lenguaje pero oculta la verdadera potencia del modelo temporal soportado por el lenguaje. La descripción comportamental y la ejecución concurrente de procesos manifiestan la verdadera potencia del VHDL. Seguidamente vamos a caracterizar cada uno de los modos de descripción basándonos en un ejemplo. Sea el circuito lógico de la figura siguiente:
e1 s1 e2 sal e3 s2 e4...
Leer documento completo
Regístrate para leer el documento completo.