1996

1996

AMD K5
Velocidad: 75 a 100 MHz
Cache: 8 + 16 KiBS, datos + las instrucciones
Pines: 296
Manejo de bits: 16 y 32
1997

INTEL PENTIUM II
Mejoro el rendimiento en la ejecución de código de 16 bits, añadio el conjunto de instrucciones MMX y elimino la memoria caché de segundo nivel del núcleo del procesador, colocándola en una tarjeta de circuito impreso junto a éste.
El Pentium II secomercializó en versiones que funcionaban a una frecuencia de reloj de entre 166 y 450 MHz. La velocidad de bus era originalmente de 66 MHz, pero en las versiones a partir de los 333 MHz se aumentó a 100 MHz.
Poseía 32 KB de memoria caché de primer nivel repartida en 16 KB para datos y otros 16 KB para instrucciones. 





1997
AMD K6 II
Performance superior de sexta generación
Micro arquitectura súperescalar avanzada RISC86® de 6 instrucciones
Diez unidades paralelas especializadas de ejecución
Sofisticados decodificadores múltiples de instrucciones x86-a-RISC86
Predicción avanzada de desvío de dos niveles
Ejecución especulativa
Ejecución fuera de orden
Renombramiento de registro y reenvío de datos
Ciclos hasta seis instrucciones RISC86 por ciclo de reloj
Amplio cache L1 en el chip
Cache deinstrucción de 32-Kbyte con cache adicional pre decodificador de 20-Kbytes
Cache doble de datos writeback de 32-Kbyte
Protocolo MESI para coherencia del cache
Tecnología 3DNow!
21 nuevas instrucciones para mejorar el desempeño de gráficos 3D y el performance de multimedia
Multiplicador separado y ALU para ejecución súper escalar de instrucción
Compatible con Super7TM e infraestructura Socket 7 parabajo costo de diseño y menor tiempo hasta la introducción al mercado
Compatible con los buses de procesador de 100-MHz y 66-MHz
Soporte AGP (Puerto de Gráficos Acelerados)
Ejecución súper escalar mejorada de instrucciones MMXTM con decodificación doble y ejecución doble de líneas
Unidad de punto flotante (FPU) de alta performance compatible con IEEE 754 y 854
Modo de gerenciamiento de sistema (SMM)de estándar industrial
Compatibilidad completa con software binario x86
Tamaño del molde: 9.3 millones de transistores en un molde de 81 mm_
1999
Intel Pentium III
Introducción de las instrucciones SSE.
Hay varios tipos de instrucciones SSE
Instrucciones SSE de Transferencia de datos.
Instrucciones SSE de Conversión.
Instrucciones SSE Aritméticas.
Instrucciones SSE lógicas.

AMD K6 III
Eldesempeño del K6-III fue mejorado significativamente con respecto al del K6-2 gracias a la adición de un caché L2 en el chip (on-die) que corría a velocidad de reloj completa. Cuando estaban equipados con un caché L3 de 1 MB (en la tarjeta madre), los K6-III de 400 y 450 MHz podían emparejar casi completamente el desempeño del más caro Pentium III "Katmai", en sus modelos de 450 y 500 MHz respectivamente.2000
Intel Pentium 4.
42 millones de transistores
Bus de 400 MHz
Advanced Dynamic Execution
Rapid Execution Engine
Advanced Transfer Cache
Hyper Pipelined Technology
Execution Trace Cache
Enhanced Floating Point/Multimedia
Streaming SIMD Extensions 2
El bus de 400 MHz realmente es un bus de 100 MHz capaz de transferir datos a 400 MHz. Y como cada transferencia involucra 8 bytes, en algún momentopueden estar moviéndose 3,2GB por segundo, frente al 1,06 GB/s en un Pentium III con un bus de 133 MHz.
El Advanced Transfer Cache es un caché L2 de 256KB y se comunica con el núcleo del procesador por un camino de 256 bits de ancho. En un Pentium 4 de 1,4 GHz, la rata de transferencia alcanza los 44,8 GB/s
El Execution Trace Cache es un tipo de caché L1 muy especial: en vez de almacenar los datos,en este caso instrucciones, usados más frecuentemente, guarda las micro-operaciones más frecuentes. En el Pentium III los fragmentos de programa más frecuentemente utilizados son almacenados en el caché L1 para luego ser decodificados y transformados en micro-operaciones, instrucción por instrucción. El Execution Trace Cache ahorra el paso de decodificado, y como el conjunto de instrucciones...