Base de datos

Sistemas Paralelos
Niveles de Paralelismo

Niveles de la Arquitectura de un equipo

Repasando

Paralelismo a nivel de hardware
Se logra: • Replicando los recursos de la CPU • Separando y especializando los dispositivos de la CPU • Mezclando ambos métodos

Replicar los recursos de la CPU
• Máquinas SIMD – Single Instruction multiple data streams) • Esta clase incluye losprocesadores orientados al procesamiento numérico (“vector processors” y “array processors”).

Separación especialización
• Ejemplos máquinas con más de una unidad funcional (ALU o unidad especializada) y con más de un núcleo. • El principio es dividir las funciones de la ALU en módulos autónomos especializados en ejecutar una determinada operación (por ejemplo incrementar) • La más importante fue laCDC-6600, con 10 unidades funcionales

CDC 6600 arquitectura

Separación especialización (2)
Máquinas pipeline (segmentación) Analogía de : lavado, secado, planchado y guardado

Separación especialización (3)
Máquinas pipeline (segmentación)
Pipeline con 5 estados. Arriba sin superposición. Abajo con superposición entre las fases.

Máquinas pipeline
• Las diversas actividadesemprendidas por un procesador convencional son particionadas de una manera tal que c/ partición está especializada en el procesamiento de solamente una fracción del ciclo de ejecución de instrucciones. • Estas particiones son denominadas estados y son colocadas en línea. • Las instrucciones de máquina van pasando siendo parcialmente procesadas hasta que el último estado sea ultrapasado, quedando lainstrucción finalizada.

Máquinas pipeline
• Siempre que una instrucción abandona un estado, la próxima instrucción puede ocuparlo. • Por esta razón es usual decir “tenemos m instrucciones siendo procesadas en paralelo en una máquina constituida de m estados”. • Ejemplos son desde Intel 486 en adelante. • No obstante no siempre es posible mantener el pipeline ocupado. • Puede existirdependencia de datos y dependencia estructural que “frenan” al pipeline.

Dependencia de datos
• Puede ser que la instrucción n+1 del pipeline utilice una variable que debe ser resuelta en la instrucción n. • Ejemplo: a = b+3 d = a xor 128 • Debe ser resuelta primeramente el valor de a para poder usarlo en la instrucción siguiente. El pipeline queda frenado esperando que se resuelva la instrucciónanterior.

Dependencia estructural
Ocurre cuando se producen algunos de los siguientes casos: • La instrucción n+1 utiliza la misma unidad funcional que la instrucción n • La instrucción n debe ejecutar un salto (por V o F) pero hasta que no se ejecute el salto no sabe si traer las instrucciones que se corresponden con V o las que se corresponden con F. En este caso de aplican algoritmos depredicción de bifurcación o desvío.

Dependencia estructural
Ejemplo: el siguiente código en CDC 6600 a = b+1 d = c+3 f=d*3 h=f+5 If h < d j=j*3 else j = j +1 No puede ejecutarse todo en paralelo

Dependencia estructural
En equipos con más de una ALU también se puede dar dependencia estructural por ejemplo cuando algunas operaciones como punto flotante insumen más tiempo que las de aritméticaentera. En ese caso el pipeline se frena hasta que termine la primera instrucción que ocupa más tiempo en ejecución

Paralelismo a nivel de micro máquina
• Las máquinas microprogramadas tienen una memoria de control que indica para cada instrucción que recurso del hardware activar. • Algunos recursos del hardware pueden ser activados en paralelo. • Se utiliza una técnica conocida comocompactación que optimiza los microprogramas para que puedan ser ejecutadas la mayor cantidad de micro órdenes en paralelo

Paralelismo a nivel convencional
• Se llama nivel convencional a los recursos del hardware que son controlados directamente por el programador a través de instrucciones en lenguaje de máquina. • El tipo de máquina que mezcla la replicación de recursos de la CPU y separando y...