Circuitos combinados

Solo disponible en BuenasTareas
  • Páginas : 7 (1607 palabras )
  • Descarga(s) : 0
  • Publicado : 17 de noviembre de 2011
Leer documento completo
Vista previa del texto
Sistemas Mayores de Circuitos Combinatorios

Sistemas Digitales

1

Contenido
n

n n n n n n

Retardo en los circuitos lógicos combinatorios Sumadores y otros circuitos aritméticos Decodificadores Encoders (codificadores) Multiplexores Compuertas de tres estados ROM s, PLAs y PALs
Sistemas Digitales 2

Retardo en los Circuitos Lógicos Combinatorios
n

n

Cuando la entrada deuna compuerta cambia, la salida de esta compuerta no cambia instantáneamente, hay un pequeño retardo, (tiempo de retardo). Si la salida de una compuerta es usada como entrada de otra compuerta, el retardo se suma

Sistemas Digitales

3

Ejemplo del Retardo

1

2

3

4

peligro o interferencia

Diagrama de Tiempo del Circuito
Sistemas Digitales 4

Retardo, Consideraciones
nn

En el caso anterior, el tiempo para que el circuito muestre un resultado estable será de 2 . Antes de este tiempo los resultados no deben ser considerados.

Sistemas Digitales

5

Un caso más complejo de retardo
n

Consideraremos el caso del EJE3, el sumador completo
q

Las expresiones, de la tabla de verdad, resultantes son:
n n

Cout: a bc + ab c + abc + abc S = a b c + abc + ab c + abc Cout: bc + ac + ab

q

La simplificación de Cout es:
n

q

Es posible implementar este sistema de la forma como está en las ecuaciones algebraicas, no obstante también es posible optimizar las ecuaciones para que resulte en un número menor de copuertas

Sistemas Digitales

6

Optimización de EJE3
n

Las ecuaciones de S y Cout pueden manipularse de la siguienteforma:
q q

S = c(a b + ab) + c (ab + a b) Cout = c (a + b) + ab

n

Si notamos la expresiones que están dentro de los paréntesis extraemos la siguiente optimización:
q q

S = c(a U b) + c (a U b) = c U (a U b) Cout : c (a U b) + ab
n

No del todo cierto pero funciona igual
Sistemas Digitales 7

Diagrama del sumador completo (FA)

Este circuito podrá ser implementado con un CI7486 que trae 4 compuertas x-or de dos entradas y con un 7400 que trae 4 compuertas NAND de dos entradas.
Sistemas Digitales 8

Implementación del FA con NAND s

Sistemas Digitales

9

Implementación del FA con NAND s optimizado

La implementación requerirá de tres 7400 para un FA, si hacemos 4 módulos para un FA de 4 bits será necesario sólo 9 CI s

Sistemas Digitales

10 Comportamiento del retardo en un FA de un bit
2 3 4 5 6

5

Sistemas Digitales

11

Contenido
n n n n n n

Sumadores y otros circuitos aritméticos Decodificadores Encoders (codificadores) Multiplexores Compuertas de tres estados ROM s, PLAs y PALs

Sistemas Digitales

12

Sumadores y otros circuitos aritméticos
Sumadores, restadores y comparadores

Sistemas Digitales

13 Semisumador (Medio Sumador o Half Adder)
n

El circuito aritmético digital más simple es el de la suma de dos dígitos binarios. Un circuito combinatorio que ejecuta la suma de dos bits se llama semisumador.

Sistemas Digitales

14

Diagrama Lógico del Medio-Sumador Half-Adder

Sistemas Digitales

15

Sumador Completo
n

Otro método para sumar dos números de n bits consiste enutilizar circuitos separados para cada par correspondiente de bits: los dos bits que se van a sumar, junto con el acarreo resultante de la suma de los bits menos significativos, lo cual producirá como salidas un bit de la suma y un bit del acarreo de salida del bit más significativo.

Sistemas Digitales

16

Diagrama en bloque de un Sumador Completo (Full Adder)
Xi Full Adder F.A. Si

YiCi+1

Ci Sumador completo de dos palabras de un bit

Sistemas Digitales

17

Las expresiones mínimas de suma de producto para las salidas del FA
Si = xi¢ yi Ci¢ + xi yi¢Ci¢ + xi¢ yi¢Ci + xi yi Ci Ci +1 = xi yi + xi Ci + yi Ci = xi yi + Ci ( xi + yi )
Ecuaciones optimizadas

Si = xi Å yi Å Ci Ci +1 = xi yi + Ci ( xi Å yi )

Sistemas Digitales

18

Implementación de la...
tracking img