Circuitos logicos sistemas combinacionales

Solo disponible en BuenasTareas
  • Páginas : 14 (3279 palabras )
  • Descarga(s) : 7
  • Publicado : 3 de julio de 2010
Leer documento completo
Vista previa del texto
III SISTEMAS COMBINACIONALES

Objetivos: Definir las funciones combi nacionales utilizadas habitualmente y provistas como dispositivos integrados de mediana escala. Señalar la conexión entre lógica y aritmética binarias. Mostrar las posibilidades de diseño utilizando estos componentes.

Contenidos: Definición y diseño de algunos dispositivos elementales: comparador de 1 bit; comparador de 4bits; conexión en cascada ascendente y descendente. Comprobador/generador de paridad. Semisumador; sumador completo; sumadores con desvío y anticipo de acarreo; sumador serie. Codificador; codificador a diodos y transistores; codificador de prioridad. Decodificador. Múltiplex; uso como generador de funciones; síntesis de funciones mediante multiplexores. Demúltiplex; uso como generador demintérminos.

Referencias:
Ginzburg Mario C.: Introducción a las Técnicas Digitales con Circuitos Integrados. 7ª edición. Impreso Cyan S.R.L., Buenos Aires, 1994. Cap. 7 y 8.
Millman J: Microelectrónica. Circuitos y Sistemas Analógicos y Digitales. Hispanoeuropea. Barcelona, 1984. Cap. 5 pp.151/194
Tocci Ronald J.: Sistemas Digitales. Principios y Aplicaciones. 6ª edición. Prentice HallHispanoamericana. México, 1993. ISBN: 968-880-737-0. Cap.6 y 9.
Wakerly John F.: Diseño Digital. Principios y Prácticas. Prentice Hall Hispanoamericana. México, 1992. ISBN: 968-880-244-1. Cap. 4. 226/354
Apunte impreso.

1. DEFINICIÓN

Se denominan Sistemas Combinacionales a aquellos sistemas en los cuales las salidas en cada instante son sólo función de las entradas en ese mismo instante(salvo retardos de propagación de las señales); esto es, son sistemas sin histéresis.

Figura 5.1: Caracterización de un Sistema Combinacional

Los circuitos combinacionales se construyen implementando su función booleana, mediante puertas lógicas. Los de uso más difundido suelen fabricarse como chips de integración en mediana escala M.S.I., con referencia a las siguientes escalas deintegración:

• S.S.I.: Small Scale Integration, incluyendo hasta 10 puertas lógicas (20 según Wakerly), o sea hasta unos 100 transistores.

• M.S.I.: Middle Scale Integration ( 10 a 100 puertas lógicas, o bien 100 a 1.000 transistores (20 a 200 puertas según Wakerly).

• L.S.I.: Large Scale Integration ( 100 a 10.000 puertas (1000 a 100.000 transistores) (Wakerly: 200 a 20.000puertas).

• V.L.S.I.: Very Large Scale Integration, ( 10.000 a 100.000 puertas lo que se traduce en un límite hasta 1 millón de transistores) ( Wakerly toma este nivel con más de 500.000 transistores).

• U.L.S.I.: Ultra L.S.I., todo dispositivo con más de 100.000 puertas o su equivalente. (Tocci, p. 135).

(Otros autores consideran: M = Medium; L = Long y S = Size en vez deScale).

2. COMPARADOR DIGITAL

Se trata de un dispositivo con uno o más pares de entrada, que determina si dos números binarios, de uno o más bits, son o no iguales y, en este último caso cuál es el mayor y cuál el menor.

2.1 COMPARADOR DE 1 BIT

Figura 5.2: Comparador elemental

|ENTRADAS |SALIDAS |
|A |B |C |D |E |
|0|0 |0 |0 |1 |
|0 |1 |0 |1 |0 |
|1 |0 |1 |0 |0 |
|1 |1 |0 |0 |1 |

Leyendo las salidas en la tabla de verdad, obtenemos sus expresiones booleanas y de aquí, la implementación mediante las puertas elementales.
C = AB’

D = A’B

E =A’B’ + AB

o bien como E = 1 sólo si C = D = 0

E = (C + D)’ = (AB’ + A’B)’

que equivale a leer los 0’s de la tabla de verdad de E.

La implementación de las expresiones anteriores se indica en la figura 5.3 utilizando los símbolos ANSI/IEEE de forma distintiva y los rectangulares.

a) Esquema distintivo b) Esquema de bloques rectangulares

Figura 5.3:...
tracking img