Circuitos Secuenciales

Práctica 6. Circuitos Secuenciales

Práctica 6. Circuitos Secuenciales
I. Ejercicios teóricos
1. Dar las salidas (Q e inverso de Q) del cronograma de la figura
1 correspondiente al biestable R-Ssíncrono activado por nivel
alto.

Figura 1. Cronograma de una R-S síncrono

2. Dar las salidas del cronograma de la figura 2 correspondiente
al biestable D asíncrono.

Figura 2. Cronogramade un biestable D asíncrono

3. Dar las salidas del cronograma de la figura 3 correspondiente
al biestable J-K asíncrono.

Figura 3. Cronograma de un biestable J-k asíncrono

4. Completar elcronograma de la figura 5 que corresponde al
circuito de la figura 4 y que se comporta como un biestable D
1

Práctica 6. Circuitos Secuenciales
realizado con un CI 7476 que no es más que unbiestable J-K tipo
Master-Slave.

Figura 4. Biestable D implementado
con un biestable J-K C.I. 7476

Figura 5. Cronograma correspondiente
a la figura 4

5. Si a un biestable D del tipo 7474 se leintroducen las señales
del cronograma siguiente, completar el cronograma obteniendo
las señales de salida.

Figura 6. Cronograma de funcionamiento del biestable D tipo 7474

6. Dado el siguientecronograma, que corresponde a un biestable
comercial, obtener su tabla de funcionamiento e indicar su
función. ¿De qué circuito integrado se trata?

Figura 7. Cronograma correspondiente albiestable X-Y

2

Práctica 6. Circuitos Secuenciales
7. Representar el cronograma y tabla de verdad correspondiente
a un biestable D activado por nivel bajo. La entrada del clock o
reloj es una señalcuadrada con frecuencia y amplitud constante.

II. Ejercicios prácticos
1. Dar el diseño lógico, tabla de verdad, cronograma de la figura
8 y montaje del R-S asíncrono con puertas NOR.

Figura8. Cronograma del biestable R-S

2. Dar el diseño lógico, tabla de verdad y montaje del R-S
asíncrono con puertas NAND.
3. Dar el diseño lógico, tabla de verdad y montaje del J-K
asíncrono con...