Cmos
Páginas: 2 (415 palabras)
Publicado: 21 de junio de 2012
CONFIGURACIONES CMOS
El INVERSOR CMOS tiene dos MOSFET en serie de modo que, el dispositivo con canal P tiene su fuente conectada a + VDD y el dispositivo de canal N tiene su fuente conectadaa tierra. Las compuertas de los dos dispositivos se interconectan con una entrada común. Los drenajes de los dos dispositivos se interconectan con la salida común.
La compuerta NAND formada por laadición de un MOSFET de canal P en paralelo y un MOSFET de canal N en serie al INVERSOR básico. Para analizar este circuito conviene recodar que una entrada de0 V enciende el P-MOSPET y apaga elN-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1y B1) están en nivel alto (+VDD), hacen que los transistores QP1y QP2 entren en corte y se encienden ambos N-MOSFET(transistores QN1y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a través de QN1y QN2).En todas las otras condiciones de entrada, de cuandomenos un P-MOSFET estará encendido en tanto que al menos un N-MOSFET estará apagado. Esto produce una salida ALTA (a través de QP1y QP2).
Las entradas no usadas de una compuerta CMOS no se puedendejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentación.
La compuerta NORCMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor básico. Una vez más este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciendeP-MOSFET (QP1y QP2 entran a conducción) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a través de QP1 y QP2. Las entradas en un estado ALTO, hacen que lostransistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conducción (la salida pasa a bajo (0) a través de QN1 y QN2).
En las parejas de transistores ya sean de canal n ó de canal p, si...
El INVERSOR CMOS tiene dos MOSFET en serie de modo que, el dispositivo con canal P tiene su fuente conectada a + VDD y el dispositivo de canal N tiene su fuente conectadaa tierra. Las compuertas de los dos dispositivos se interconectan con una entrada común. Los drenajes de los dos dispositivos se interconectan con la salida común.
La compuerta NAND formada por laadición de un MOSFET de canal P en paralelo y un MOSFET de canal N en serie al INVERSOR básico. Para analizar este circuito conviene recodar que una entrada de0 V enciende el P-MOSPET y apaga elN-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1y B1) están en nivel alto (+VDD), hacen que los transistores QP1y QP2 entren en corte y se encienden ambos N-MOSFET(transistores QN1y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a través de QN1y QN2).En todas las otras condiciones de entrada, de cuandomenos un P-MOSFET estará encendido en tanto que al menos un N-MOSFET estará apagado. Esto produce una salida ALTA (a través de QP1y QP2).
Las entradas no usadas de una compuerta CMOS no se puedendejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentación.
La compuerta NORCMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor básico. Una vez más este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciendeP-MOSFET (QP1y QP2 entran a conducción) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a través de QP1 y QP2. Las entradas en un estado ALTO, hacen que lostransistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conducción (la salida pasa a bajo (0) a través de QN1 y QN2).
En las parejas de transistores ya sean de canal n ó de canal p, si...
Leer documento completo
Regístrate para leer el documento completo.