Corei7

Solo disponible en BuenasTareas
  • Páginas : 5 (1074 palabras )
  • Descarga(s) : 0
  • Publicado : 28 de noviembre de 2011
Leer documento completo
Vista previa del texto
Intel Corei
Intel Corei 7
* Intel Core i7 es una familia de procesadores de cuatro núcleos de la arquitectura Intel x86-64.
* Los Core i7 son los primeros procesadores que usan la microarquitectura Nehalem de Intel.
* Tratamos de hacer esta exposición algo general pero nos enfocamos más al core i7 porque es del cual encontramos más información
* En la familia de los procesadorescorei7 están los que pertenecen a la microarquitectura sandy bridge y los que pertenecen a la microarquitectura Nehalem.
* x86-64 es una arquitectura basada en la extensión del conjunto de instrucciones x86 para manejar direcciones de 64 bits.
Estructura Física
Intel Core i7 (Sandy bridge)
* Están fabricados en 32nm y pertenecen a la Microarquitectura Sandy Bridge de Intel.
* Lasuperficie del encapsulado de los procesadores de cuádruple núcleo son aproximadamente de 216 mm2 con 995 millones de transistores.
* Zocalos: (LGA 1366) (LGA 1156)

Características Generales De Corei 7
* Soportan las tecnologías HyperThreading y Turbo boost 2.0.
* Frecuencias de reloj de serie desde 2,2 GHz hasta 3,4 GHz. (Sin Turbo Boost).
Hyperthreading Esta tecnología consiste ensimular dos procesadores lógicos dentro de un único procesador físico.
La tecnología Intel® Turbo Boost 2.0 Permite a los distintos núcleos acelerarse "inteligentemente" por sí mismos pero dentro de sus capacidades Sin forzar el microprocesador.
* La GPU integrada cuenta con frecuencias desde 650 MHz hasta 850 MHz, y si se activa Turbo Boost hasta 1,35 GHz.
* 64 KiB de caché de nivel 1por núcleo (32 KiB L1 Datos + 32 KiB L1 instrucciones) y 256 KiB caché nivel 2 por núcleo.
* Hasta 8 MiB de caché de nivel 3 compartida con un bus en anillo para poder compartirse con el núcleo gráfico.
* Ancho de banda del bus en anillo de 256 bits por ciclo. El bus conecta los núcleos.
* Controlador de memoria mejorado con un ancho de banda máximo de 25,6 GiB/s y soporte para DDR3 a1600 MHz en doble canal con dos operaciones de carga/almacenamiento por ciclo.
* Soporte de hasta 32 GiB de RAM DDR3
* Cuentan con un ancho de línea con caché de 64 bytes.

Microarquitectura Sandy Bridge

Aquí mostramos un esquema de la microarquitectura sandy bridge:
En la cual comenzamos con instrucción fetch y decodificar que es lo que estamos viendo o sabes en clase. Enseguidaen el rectángulo más grande se ejecuta (Planificador o Scheduler Su función consiste en repartir el tiempo disponible de un microprocesador entre todos los procesos que están disponibles para su ejecución) y de aquí parte hacia las alu dependiendo el tipo de instrucción que haya sido introducida (Algo interesante de estos procesadores es que dependiendo la instrucción se manda a diferente alu).Como hemos visto estos microprocesadores cuentan con más de una alu. Aquí podemos ver algunos nemónicos (instrucciones y podemos decir por ejemplo etas avx son acumulador)
Después de las alu es cuando se manda a cargar o almacenar.
Recuérdese que se pueden mandar más de 1 instrucción por eso en la parte de abajo dice carga el doble de datos con intel microarquitectura snady bridge.
De aquí es adonde pasa hacia Memoria cache L1.

Microarquitectura Intel Nehalem Pipeline organization

Intruccion Fetch Y Decodificar
Ejecución dinámica ampliada Intel
Permite al núcleo buscar, enviar, ejecutar y se retirar hasta cuatro instrucciones por ciclo

4 decodificadores de instrucciones
Puede decodificar hasta 5 instrucciones por ciclo de reloj
Almacena cola de instruccionesdecodificadas micro-ops y actúa como una caché para bucles cortos
Detector de bucles de cadena puede almacenar 28 micro-op
Macro-fusion
Secuencias comunes de dos instrucciones se combinan y se decodifica, ejecutado y se retirado como un micro-operación para mejorar el
Rendimiento de decodificación
Micro-fusion
Secuencias comunes de dos micro-operaciones se...
tracking img