Cpld


Objetivo:
Programar funciones Booleanas en un CPLD XC2C64A

Material:
Un CPLD XC2C64A en base tipo DIP
Tarjeta de desarrollo para CPLD-FCC
Software ISE 12.1

PROCEDIMIENTO
1 .-Instalar el compilador: Instalación del compilador ISE12 de la compañía Xilinx.
2.- Iniciar un proyecto Se diseña el archivo VHDL con las funciones booleanas que se quieren utilizar, empleando elcompilador ISE 12,
3.-Sintesis :Se une todo se prueba la sintaxis
4.- Simulación Para la simulación se emplea el simulado ISIM
5.-Asignacion de terminales; Se emplea el software “XILINX PACE”.
6.-Generacion del archivo .jed
7.- Programación del cpld Se programa el CPLD con el archivo JDEC. Y se prueba en el laboratorio

1 .- INSTALAR EL COMPILADOR ISE12 .
El compilador ISE 12 esdesarrollado por la compañía Xilinx , que es la misma que fabrica el CPLD XC2C64A.
1.- Instalar ISE 12.1 para ello ejecutar xsetup.exe
Seleccionar “ISE Design Suite”



Al terminar y ejecutar por primera vez nos pide la licencia, seleccionar “por medio de un archivo”
O bien en el menú HELP => “Manage Xilinx Licenses”=> Copy License, indicar la trayectoria donde esta la licencia o biendejar que el busque la trayectoria del archivo.


2.- INICIAR UN PROYECTO
1.- En el menú “File” dar “Nuevo proyecto”
2.- Damos el nombre del proyecto, le asignamos el nombre “Func_booleana”
3.- Damos la ruta donde ubicar la carpeta de nuestro proyecto, en nuestro caso
C:\Prac_VHDL\Func_booleanas
De preferencia ubicarlo en en un lugar que genere una trayectoria corta ya que ISE aceptahasta 64 caracteres para definir la ruta del archivo, si la ruta es más larga reporta que no encuentra al archivo. Damos next







4.- Seleccionamos el tipo del archivo de alto nivel del proyecto. Seleccionamos HDL

Configuración del dispositivo
3.- Configuramos el dispositivo con el que se va a trabajar.




Vamos a trabajar con el :
Dispositivo: XC2C64A
Familia:CoolRunner2 CPLDs
Empaquetamiento: VQ44
Velocidad: -7
Simulador: ISim
Lenguaje: VHDL

Damos next y presenta un resumen de la configuración de nuestro proyecto
Y nos muestra la siguiente ventana




Archivo de trabajo
4.- A nuestro proyecto le vamos a anexar un archivo VHDL.
Situamos el cursor en la ventana donde indica Empty View, damos click derecho y aparece un menúseleccionar “new Source”, esta opción también la podemos seleccionar desde el menú
Proyect => new Source

Muestra el menu siguiente



Seleccionamos VHDL Module

Damos el nombre del archivo de trabajo, en nuestro caso damos el mismo nombre que tiene el proyecto “Func_booleana”


Activamos la casilla de añadir al proyecto.


En define modulo damos next
En resumen del proyectodamos “Finish”

Aparece del lado derecho un área donde podemos editar nuestro archivo VHDL
Aparecen varios comentarios (en verde) y 7 líneas de instrucciones, que definen una plantilla con la librería, la entidad y la arquitectura de nuestro archivo VHDL.




Para el ejemplo vamos a programar las funciones booleanas
F1 = A and B
F2 = A or B
Al editar el programa y quitar loscomentarios el archivo VHDL queda:

Damos File => salvar

3.-SINTESIS
Para compilar y sintetizar el proyecto seleccionamos processes => Synthesize-XST ,
o también podemos seleccionar
Process => Implement Top Module seleccionando con el mouse el icono

Si no hay errores de sintaxis en el programa aparece la ventana CPLD Reports


4.- SIMULACIÓN
Para la simulación usamos elprograma ISIM de Xilinx
En la ventana de diseño seleccionamos el archivo VHDL que queremos simular y activamos la opción de simulación

En la ventana inferior seleccionamos Simulate Behavioral Model y damos doble click

Se activa el programa de simulación ISIM,
Podemos observar tres columnas, en la primera están las variables usadas: a,b,f1,f2 , en la segunda los valores que tienen y en la...