Cpld

Introducción.
El objetivo de la investigación es dar a conocer la tecnología de Los CPLD (del acrónimo inglés Complex Programmable Logic Device). Este artículo ofrece una introducción a los CPLDs y destaca algunos de los beneficios que hacen a los CPLDs únicos. Ademas nos ayuda a comprender su derivación de los PLDs.
Tendremos una base con la cual comprenderemos más claramente este tipo detecnología será de gran apoyo el material aquí mostrado, estudiaremos las diferentes aplicaciones, ventajas y desventajas de estos dispositivos.
OBJETIVO.
La finalidad de este documento en forma general, es conocer que es un CPLD, cual es su construcción de que material está construido. Y como objetivo especifico conocer las ventajas y desventajas de este dispositivo y para que nos sirve suaplicación en un campo de trabajo.

¿Qué es un CPLD?

Los CPLD extienden el concepto de un PLD (del acrónimo inglés Programmable Logic Device) a un mayor nivel de integración ya que permite implementar sistemas más eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples bloques lógicos, cada uno similar a un PLD. Los bloques lógicosse comunican entre sí utilizando una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo. A continuación se explican brevemente las principales características de la arquitectura de un CPLD.
Matriz de Interconexiones Programables
La matriz de interconexiones programables (PIM) permiten unir los pines deentrada/salida a las entradas del bloque lógico, o las salidas del bloque lógico a las entradas de otro bloque lógico o inclusive a las entradas del mismo. La mayoría de los CPLDs usan una de dos configuraciones para esta matriz: interconexión mediante bloques o interconexión mediante multiplexores.
El primero se basa en una matriz de filas y columnas con una celda programable de conexión en cadaintersección. Al igual que en las GAL esta celda puede ser activada para conectar/desconectar la correspondiente fila y columna. Esta configuración permite una total interconexión entre las entradas y salidas del dispositivo o bloques lógicos. Sin embargo, estas ventajas provocan que disminuya el rendimiento del dispositivo, además de aumentar el consumo de energía y el tamaño del componente.
En lainterconexión mediante multiplexores, existe un multiplexor por cada entrada al bloque lógico. Las vías de interconexión programables son conectadas a las entradas de un número de multiplexores por cada bloque lógico. Las líneas de selección de estos multiplexores son programadas para permitir que sea seleccionada únicamente una vía de la matriz de interconexión por cada multiplexor la cual sepropagara a hacia el bloque lógico. Cabe mencionar que no todas las vías son conectadas a las entradas de cada multiplexor. La rutabilidad se incrementa usando multiplexores de mayor tamaño, permitiendo que cualquier combinación de señales de la matriz de interconexión pueda ser enlazada hacia cualquier bloque lógico. Sin embargo, el uso de grandes multiplexores incrementa el tamaño de dispositivo yreduce su eficiencia.

Bloques Lógicos
Un bloque lógico es similar a un PLD, cada uno pose un bloque de compuertas AND y OR en forma de suma de productos, una configuración para la distribución de estas sumas de productos, y macroceldas. El tamaño del bloque lógico es una medida de la capacidad del CPLD, ya que de esto depende el tamaño de la función booleana que pueda ser implementada dentro delbloque. Los bloques lógicos usualmente tienen de 4 a 20 macroceldas.

CPLD MAX
Su Arquitectura de un CPLD es la forma en que están organizados y a la disposición a los elementos internos del dispositivo. Son similares al diagrama de bloque de un CPLD genérico, Teniendo la estructura clásica PAL/GAL que nos permite generar las funciones suma de producto. Su densidad varía entre dos bloques LAB...