Diseño de dispensador en vhdl

DISEÑO DE DISPENSADOR EN VHDL
Oscar Leonardo Medina Pineda 20072005042
e-mail: oskrl@hotmail.comLuz Marina Pérez Castañeda 20081005038
e-mail: lumapeca91@hotmail.com
Universidad Distrital Francisco José de CaldasJunio de 2010
Abstract ( $50, $100, $200, $500 ), ésta instrucciónse inserta al programa por teclado.
This report shows the design of a dispenser, La máquina recibe un máximo de•
which is modeled in VHDL and the card will $10.000.
display FPGA, also presents the description of the El cambio sólo se dá en monedas de $50.•
problem and the solution gives the same results La salida, se visualiza en los displays de la
and analysis .targeta FPGA, y en ella se mostrará el
Key words: VHDL, dispenser, FSM. cambio y la cantidad de productosobtenidos.
Resumen
En el presente informe se muestra el diseño de un 3. Fundamentación teórica
dispensador, el cuál está modelado en VHDL y
con visualización en la targeta FPGA, sepresenta Máquinas de Estados Finitos
también la descripción del problema, y la
solución que se le da al mismo, los resultados Las Máquinas de estados Finitos conocidas
obtenidosy el análisis . como Finite State Machines por su traducción
Palabras clave: VHDL, dispensador, FSM al Inglés, nos sirven para realizar procesos...