Dispositivos Digitales Programables
Páginas: 24 (5870 palabras)
Publicado: 21 de octubre de 2015
Dispositivos Digitales
Programables
M. C. Juan Carlos García
Montalva
Estructura de VHDL
La columna vertebral del lenguaje al interior de la estructura de
un programa, la componen las unidades:
Entidad
Arquitectura
Entidad
Una entidad (entity) es el bloque elemental de diseño en VHDL,
Son los elementos electrónicos (sumadores, contadores,
compuertas, flip-flops, memorias,multiplexores, etc.) que forman
de manera individual o en conjunto un sistema digital.
Puertos de entrada/salida
Son cada una de las señales de entrada y salida en una entidad son referidas.
Es similar a una terminal (pin) de un símbolo esquemático.
Deben tener un nombre, un modo y un tipo de dato.
Nombre:
Modo:
se utiliza como una forma de llamar al puerto
Define la direcciónque tomará la información.
Tipo:
define la clase de información se transmitirá por el
puerto.
Por ejemplo, a y b denotan los puertos de entrada y c se refiere al puerto de salida.
Modos
Permite definir la dirección en la cual el dato es
transferido a través de un puerto.
Puede tener uno de cuatro valores:
Modo in. Señales de entrada a la entidad. (unidireccional)
Modo out.Indica las señales de salida de la entidad.
Modo inout. Declarar a un puerto de forma bidireccional.
Permite la retroalimentación de señales dentro o fuera de
la entidad.
Modo buffer. Permite hacer retroalimentaciones internas
dentro de laentidad, pero a diferencia del modo inout, el
puerto declarado se comporta como una terminal de salida.
Modos
Tipos de datos
Se establecen paralos puertos de entrada y salida
dentro de una entidad;
Algunos de los tipos más utilizados en VHDL son:
Bit, tiene valores de 0 y 1 lógico.
Boolean (booleano) define valores de verdadero o
falso en una expresión.
Bit_vector (vectores de bits) que representa un
conjunto de bits para cada variable de entrada o
salida.
Integer (entero) que representa un número entero. Declaración de entidades
Consiste en la descripción de las entradas y salidas de un circuito
de diseño identificado como entity (entidad);
la declaración señala las terminales de entrada y salida.
Declaración de entidades
Identificadores
Son simplemente los nombres o etiquetas que se usan para referir:
Variables,
Constantes,
Señales,
Procesos, etc.
Pueden ser :
números,
letras del alfabeto
guiones bajos ( _ ) que separen caracteres
No tienen restricción en cuanto a su longitud.
Todos los identificadores deben seguir reglas:
Identificadores
Identificadores
VHDL cuenta con una lista de palabras reservadas que no pueden
funcionar como identificadores.
Diseño de entidades
mediante
vectores
La entidad sumador anterior usa bits individuales, sólopueden
representar dos valores lógicos (0 o 1).
En la práctica se utilizan palabras de varios bits.
En VHDL las palabras binarias se conocen como vectores de bits, y se
consideran un grupo.
Como ejemplo considérense los vectores de 4 bits que se muestran a
continuación:
Diseño de entidades mediante
vectores
En VHDL una entidad que contiene vectores utiliza la sentenciabit_vector la cual especifica los componentes de los vectores
utilizados.
Diseño de entidades
mediante vectores
Estructuras en VHDL
Entity: Define la vista externa de un modelo.
Architecture: Define una posible funcionalidad de un modelo.
Library: Contiene un listado de todas las librerías utilizadas
en el diseño.
Package: Es una forma para almacenar y usar información
útilque describe a un modelo (relacionada con
Library).
Declaración de entidades
mediante librerías y paquetes
work
comps_dsp
use
r
xc
Librería/Biblioteca
(library)
•Lugar donde se almacenan los Paquetes
definidos por el fabricante de la
herramienta de desarrollo o el usuario.
•Lugar donde se permite almacenar
resultados de la compilación de diseños, con
el fin de utilizarlos en otros....
Programables
M. C. Juan Carlos García
Montalva
Estructura de VHDL
La columna vertebral del lenguaje al interior de la estructura de
un programa, la componen las unidades:
Entidad
Arquitectura
Entidad
Una entidad (entity) es el bloque elemental de diseño en VHDL,
Son los elementos electrónicos (sumadores, contadores,
compuertas, flip-flops, memorias,multiplexores, etc.) que forman
de manera individual o en conjunto un sistema digital.
Puertos de entrada/salida
Son cada una de las señales de entrada y salida en una entidad son referidas.
Es similar a una terminal (pin) de un símbolo esquemático.
Deben tener un nombre, un modo y un tipo de dato.
Nombre:
Modo:
se utiliza como una forma de llamar al puerto
Define la direcciónque tomará la información.
Tipo:
define la clase de información se transmitirá por el
puerto.
Por ejemplo, a y b denotan los puertos de entrada y c se refiere al puerto de salida.
Modos
Permite definir la dirección en la cual el dato es
transferido a través de un puerto.
Puede tener uno de cuatro valores:
Modo in. Señales de entrada a la entidad. (unidireccional)
Modo out.Indica las señales de salida de la entidad.
Modo inout. Declarar a un puerto de forma bidireccional.
Permite la retroalimentación de señales dentro o fuera de
la entidad.
Modo buffer. Permite hacer retroalimentaciones internas
dentro de laentidad, pero a diferencia del modo inout, el
puerto declarado se comporta como una terminal de salida.
Modos
Tipos de datos
Se establecen paralos puertos de entrada y salida
dentro de una entidad;
Algunos de los tipos más utilizados en VHDL son:
Bit, tiene valores de 0 y 1 lógico.
Boolean (booleano) define valores de verdadero o
falso en una expresión.
Bit_vector (vectores de bits) que representa un
conjunto de bits para cada variable de entrada o
salida.
Integer (entero) que representa un número entero. Declaración de entidades
Consiste en la descripción de las entradas y salidas de un circuito
de diseño identificado como entity (entidad);
la declaración señala las terminales de entrada y salida.
Declaración de entidades
Identificadores
Son simplemente los nombres o etiquetas que se usan para referir:
Variables,
Constantes,
Señales,
Procesos, etc.
Pueden ser :
números,
letras del alfabeto
guiones bajos ( _ ) que separen caracteres
No tienen restricción en cuanto a su longitud.
Todos los identificadores deben seguir reglas:
Identificadores
Identificadores
VHDL cuenta con una lista de palabras reservadas que no pueden
funcionar como identificadores.
Diseño de entidades
mediante
vectores
La entidad sumador anterior usa bits individuales, sólopueden
representar dos valores lógicos (0 o 1).
En la práctica se utilizan palabras de varios bits.
En VHDL las palabras binarias se conocen como vectores de bits, y se
consideran un grupo.
Como ejemplo considérense los vectores de 4 bits que se muestran a
continuación:
Diseño de entidades mediante
vectores
En VHDL una entidad que contiene vectores utiliza la sentenciabit_vector la cual especifica los componentes de los vectores
utilizados.
Diseño de entidades
mediante vectores
Estructuras en VHDL
Entity: Define la vista externa de un modelo.
Architecture: Define una posible funcionalidad de un modelo.
Library: Contiene un listado de todas las librerías utilizadas
en el diseño.
Package: Es una forma para almacenar y usar información
útilque describe a un modelo (relacionada con
Library).
Declaración de entidades
mediante librerías y paquetes
work
comps_dsp
use
r
xc
Librería/Biblioteca
(library)
•Lugar donde se almacenan los Paquetes
definidos por el fabricante de la
herramienta de desarrollo o el usuario.
•Lugar donde se permite almacenar
resultados de la compilación de diseños, con
el fin de utilizarlos en otros....
Leer documento completo
Regístrate para leer el documento completo.