Doctorado en Ingenieria Masturbativa
Páginas: 12 (2797 palabras)
Publicado: 27 de enero de 2014
Biestable
R1, R2 = 1 kΩ
R3, R4 = 10 kΩ
Un biestable (flip-flop o LATCH en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.1 Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipode dichas entradas los biestables se dividen en:
Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.
Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronasprevalecen sobre las síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de los latches (biestablesasíncronos o sincronizados por nivel).
Índice
1 Biestable RS
1.1 Biestable RS (Set Reset) asíncrono
1.2 Biestable RS (Set Reset) síncrono
2 Biestable D (Data o Delay)
3 Biestable T (Toggle)
4 Biestable JK
4.1 Biestable JK activo por flanco
4.2 Biestable JK Maestro-Esclavo
5 Ejemplo con componentes discretos
6 Aplicación
7Secuenciación y metaestabilidad
8 Referencias
9 Véase también
Biestable RS
Descripción
Cronograma del biestable RS.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas:
R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.
S: el grabado (set en inglés), puesta a 1 ó nivel alto dela salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND.El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).
Biestable RS (Set Reset) asíncrono
Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR,según se muestra en la siguiente figura:
Biestables RS con puertas NOR (a), NAND (c) y sus símbolos normalizados respectivos (b) y (d).
Tabla de verdad biestable RS R S Q (NOR) Q' (NAND)
0
0
q
N. D.
0
1
1
0
1
0
0
1
1
1
N. D.
q
N. D.= Estado no deseado q= Estado de memoria
Biestable RS (Set Reset) síncrono
Circuito Biestable RS síncrono a) yesquema normalizado b).
Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS C R S Q (NOR)
0
X
X
q1
0
0
q
1
0
1
1
1
1
0
0
1
1
1
N. D.
X=no importa
Biestable D (Data o Delay)
Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.
El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico....
R1, R2 = 1 kΩ
R3, R4 = 10 kΩ
Un biestable (flip-flop o LATCH en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.1 Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipode dichas entradas los biestables se dividen en:
Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.
Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronasprevalecen sobre las síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de los latches (biestablesasíncronos o sincronizados por nivel).
Índice
1 Biestable RS
1.1 Biestable RS (Set Reset) asíncrono
1.2 Biestable RS (Set Reset) síncrono
2 Biestable D (Data o Delay)
3 Biestable T (Toggle)
4 Biestable JK
4.1 Biestable JK activo por flanco
4.2 Biestable JK Maestro-Esclavo
5 Ejemplo con componentes discretos
6 Aplicación
7Secuenciación y metaestabilidad
8 Referencias
9 Véase también
Biestable RS
Descripción
Cronograma del biestable RS.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas:
R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.
S: el grabado (set en inglés), puesta a 1 ó nivel alto dela salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND.El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).
Biestable RS (Set Reset) asíncrono
Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR,según se muestra en la siguiente figura:
Biestables RS con puertas NOR (a), NAND (c) y sus símbolos normalizados respectivos (b) y (d).
Tabla de verdad biestable RS R S Q (NOR) Q' (NAND)
0
0
q
N. D.
0
1
1
0
1
0
0
1
1
1
N. D.
q
N. D.= Estado no deseado q= Estado de memoria
Biestable RS (Set Reset) síncrono
Circuito Biestable RS síncrono a) yesquema normalizado b).
Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS C R S Q (NOR)
0
X
X
q1
0
0
q
1
0
1
1
1
1
0
0
1
1
1
N. D.
X=no importa
Biestable D (Data o Delay)
Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.
El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico....
Leer documento completo
Regístrate para leer el documento completo.