Electronica Digital

Problema a resolver:
Desarrollar un circuito lógico con cinco variables de entrada que solo genera un 0 en la salida cuando solo cuatro variables de entrada son 0.
Diagrama de bloques:

Tabla deverdad:

Ecuación en maxitérminos:
F=(A+B+C+D+E')(A+B+C+D'+E)(A+B+C'+D+E)(A+B'+C+D+E)(A'+B+C+D+E)
Diagrama esquemático:

Imagen del Diagrama esquemático
Para poder realizar la simulación enforma de onda tenemos que escribir un código sobre la fuente creada con extensión .abv
module actividadA,B,C,D,E pin;S pin istype'com';test_vectors([A,B,C,D,E]->[S])[0,0,0,0,0]->[.x.];[0,0,0,0,1]->[.x.];[0,0,0,1,0]->[.x.];[0,0,0,1,1]->[.x.];[0,0,1,0,0]->[.x.];[0,0,1,0,1]->[.x.];[0,0,1,1,0]->[.x.];[0,0,1,1,1]->[.x.];[0,1,0,0,0]->[.x.];[0,1,0,0,1]->[.x.];[0,1,0,1,0]->[.x.];[0,1,0,1,1]->[.x.];[0,1,1,0,0]->[.x.];[0,1,1,0,1]->[.x.]; |[0,1,1,1,0]->[.x.];[0,1,1,1,1]->[.x.];[1,0,0,0,0]->[.x.];[1,0,0,0,1]->[.x.];[1,0,0,1,0]->[.x.];[1,0,0,1,1]->[.x.];[1,0,1,0,0]->[.x.];[1,0,1,0,1]->[.x.];[1,0,1,1,0]->[.x.];[1,0,1,1,1]->[.x.];[1,1,0,0,0]->[.x.];[1,1,0,0,1]->[.x.];[1,1,0,1,0]->[.x.];[1,1,0,1,1]->[.x.];[1,1,1,0,0]->[.x.];[1,1,1,0,1]->[.x.];[1,1,1,1,0]->[.x.];[1,1,1,1,1]->[.x.];end |
Una gran ventaja es que podemos simular nuestro proyecto en tiempo real, y así evitar la molestia de reprogramar eldispositivo. Aquí se puede observar la simulación de la actividad 4.
Imagen de la simulación de la actividad 4

Una vez compilado, podemos observar en el mapa de fusibles en el archivo .rpt, laecuación mínima creada por el software a partir de nuestro esquemático realizado previamente. Como podemos observar la ecuación es la misma que se saco con maxiterminos.
act4.bls

P16V8AS ProgrammedLogic:
--------------------------------------------------------------------------------

S = !( !C & !E & !A & !B & D
# !C & !E & !A & B & !D...