electronica digital
Páginas: 5 (1120 palabras)
Publicado: 28 de julio de 2014
6.9 Tipos de convertidores Analógico / Digitales.
- Convertidor Analógico/Digital Flash o Paralelo
El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión de entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un comparador determinado, se genera un nivel Altota figura 6-24
Figura 6-24 Convertidor A/D tipo Flash de 8 bits que usa 7 convertidores
La figura 6-24 muestra un convertidor de 8 bits que usa 7 convertidores, no se requiere convertidor para el caso en que todas las comparaciones sean cero En general se requieren 2n-1 comparadores para la conversión a un código binario de n bits. La salida de cada convertidor se aplica un circuito codificador de prioridad, enel cual el código binario queda determinado por la entrada de mayor orden que se encuentre a nivel alto. Referencia bibliografica . floyd Su principal ventaja de este comparador es su alta velocidad de muestreo que se puede alcanzar, aunque presenta la desventaja de que se necesitan muchos comparadores para un ADC de un número binario de tamaño razonable. La velocidad de muestreo determina laprecisión con la que la secuencia de códigos digitales representa la entrada analógica del ADC. Cuando más muestras se toman en una unidad de tiempo, más precisa es la señal digital que representa a la señal analógica.
Aquí cabe una pregunta: ¿Con que velocidad se debe muestrear una señal analógica, es decir cuantas veces por unidad de tiempo es lo mínimo con que se requiere muestrear unaseñal analógica ? La teoría propuesta por Nyquist Referencia bibliografica Operational Amplifiers Floyd establece que una señal de entrada variante con el tiempo puede reproducirse con fidelidad si la velocidad de muestreo es por lo menos dos veces tan alta como la mayor componente de la frecuencia de la señal.
Ejemplo 6 – 10 Ilustración de varios muestreos por ciclo
La mayor componente dela frecuencia de una señal analógica es de 3500 Hz. Determina la mínima velocidad de muestreo.
Solución: La mínima velocidad de muestreo requerida es 2 X 3500 = 7000 muestras por segundo.
- ADC de aproximaciones sucesivas.
Este tipo de convertidor es el que sigue en menor tiempo de conversión al convertidor con método Flash. La figura 6-25 muestra el diagrama a bloques básico de unconvertidor ADC por aproximaciones sucesivas de 4 bits
Figura 6-25 Diagrama a bloques básico de un convertidor ADC por aproximaciones sucesivas de 4 bits
Descripción del circuito
Esta formado por un DAC, un registro de aproximaciones sucesivas (SAR, successive-aproximation r+egister) y un comparador. Los bits de entrada al DAC se habilitan a ALTO, de uno enuno sucesivamente. Comenzando por el bit más significativo (bMs). Cada vez que se habilita un bit, el comparador produce una salida que indica si la tensión analógica de entrada es mayor o menor que la salida del DAC. Si la salida del DAC es mayor que la entrada analógica, la salida del comparador esta a nivel BAJO, haciendo que el bit en el registro pase a cero. Si la salida es menor que laentrada analógica el bit 1 se mantiene en el registro. El sistema realizara esta operación primero con em bMs, luego con el siguiente bit más significativo, después con el siguiente, y así sucesivamente. Después de que todos los bits del DAC hayan sido aplicados, el ciclo de conversión esta completo. Referencia floyd.
- ADC de contador de rampa en escalera.
El método de rampa en escalera para laconversión A/D se conoce también como método de Rampa digital o método contador. Se emplea un DAC y un contador binario para generar el valor digital correspondiente a una entrada analógica. La figura 6-26 presenta un diagrama de este tipo de convertidor.
. Figura...
- Convertidor Analógico/Digital Flash o Paralelo
El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión de entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un comparador determinado, se genera un nivel Altota figura 6-24
Figura 6-24 Convertidor A/D tipo Flash de 8 bits que usa 7 convertidores
La figura 6-24 muestra un convertidor de 8 bits que usa 7 convertidores, no se requiere convertidor para el caso en que todas las comparaciones sean cero En general se requieren 2n-1 comparadores para la conversión a un código binario de n bits. La salida de cada convertidor se aplica un circuito codificador de prioridad, enel cual el código binario queda determinado por la entrada de mayor orden que se encuentre a nivel alto. Referencia bibliografica . floyd Su principal ventaja de este comparador es su alta velocidad de muestreo que se puede alcanzar, aunque presenta la desventaja de que se necesitan muchos comparadores para un ADC de un número binario de tamaño razonable. La velocidad de muestreo determina laprecisión con la que la secuencia de códigos digitales representa la entrada analógica del ADC. Cuando más muestras se toman en una unidad de tiempo, más precisa es la señal digital que representa a la señal analógica.
Aquí cabe una pregunta: ¿Con que velocidad se debe muestrear una señal analógica, es decir cuantas veces por unidad de tiempo es lo mínimo con que se requiere muestrear unaseñal analógica ? La teoría propuesta por Nyquist Referencia bibliografica Operational Amplifiers Floyd establece que una señal de entrada variante con el tiempo puede reproducirse con fidelidad si la velocidad de muestreo es por lo menos dos veces tan alta como la mayor componente de la frecuencia de la señal.
Ejemplo 6 – 10 Ilustración de varios muestreos por ciclo
La mayor componente dela frecuencia de una señal analógica es de 3500 Hz. Determina la mínima velocidad de muestreo.
Solución: La mínima velocidad de muestreo requerida es 2 X 3500 = 7000 muestras por segundo.
- ADC de aproximaciones sucesivas.
Este tipo de convertidor es el que sigue en menor tiempo de conversión al convertidor con método Flash. La figura 6-25 muestra el diagrama a bloques básico de unconvertidor ADC por aproximaciones sucesivas de 4 bits
Figura 6-25 Diagrama a bloques básico de un convertidor ADC por aproximaciones sucesivas de 4 bits
Descripción del circuito
Esta formado por un DAC, un registro de aproximaciones sucesivas (SAR, successive-aproximation r+egister) y un comparador. Los bits de entrada al DAC se habilitan a ALTO, de uno enuno sucesivamente. Comenzando por el bit más significativo (bMs). Cada vez que se habilita un bit, el comparador produce una salida que indica si la tensión analógica de entrada es mayor o menor que la salida del DAC. Si la salida del DAC es mayor que la entrada analógica, la salida del comparador esta a nivel BAJO, haciendo que el bit en el registro pase a cero. Si la salida es menor que laentrada analógica el bit 1 se mantiene en el registro. El sistema realizara esta operación primero con em bMs, luego con el siguiente bit más significativo, después con el siguiente, y así sucesivamente. Después de que todos los bits del DAC hayan sido aplicados, el ciclo de conversión esta completo. Referencia floyd.
- ADC de contador de rampa en escalera.
El método de rampa en escalera para laconversión A/D se conoce también como método de Rampa digital o método contador. Se emplea un DAC y un contador binario para generar el valor digital correspondiente a una entrada analógica. La figura 6-26 presenta un diagrama de este tipo de convertidor.
. Figura...
Leer documento completo
Regístrate para leer el documento completo.