Flip-Flop

Flip-Flops
Introducción a los Sistemas Lógicos y Digitales 2009

Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops CLASIFICACIÓN SEGÚN TIPO DE SINCRONISMO
FLIP-FLOPS ASINCRÓNICOS (No hay entrada de reloj) FLIP-FLOPS SINCRÓNICOS Sensibles a nivel de reloj (1) Sensibles a flanco de reloj (2)

CLASIFICACIÓN SEGÚN TIPO DE FUNCIÓN
FLIP-FLOPS ASINCRÓNICOS:FLIP-FLOPS SINCRÓNICOS: Tipo /S/R Tipo RS Tipo “D” (Delay) Tipo “T” (Toogle) Tipo “JK”

NOTA: Algunos autores llaman en general a los Flip-flops como “biestables” y en particular a (1) como “latches” y a (2) como Flip-flops. Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops

Concepto de memoria
C A

A B

t

B=C

t

En este ejemplo, una vez que lasalida se pone a “1” por la realimentación que existe con la entrada no hay manera alguna de que la salida siga respondiendo a la entrada A. Esto esconde una cierta capacidad de memorizar un evento ya que ahora a diferencia de los circuitos combinatorios nos encontramos con uno del tipo secuencial: Aquí la salida no sólo depende de la entrada sino además de su estado previo. ESTE CONCEPTO ES MUYIMPORTANTE YA QUE LA CAPACIDAD DE UN CIRCUITO DE MEMORIZAR DA ORIGEN A UNA SERIE DE DISPOSITIVOS TALES COMO FLIP-FLOPS, CONTADORES, REGISTROS DE DESPLAZAMIENTO, MICROPROCESADORES, MEMORIAS, ETC. Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops
Elemento básico de memoria: El Flip-Flop asincrónico
Una manera de poder almacenar un estado lógico a la salida de unacompuerta sería la de aplicar en un dado momento una tensión a su entrada para que la salida vaya a “0” ó “1”

A

C

Una manera mas interesante es la de emplear por ejemplo lo siguiente para poder disponer de dos entradas de control. +Vcc 0V El problema es la carga R de realimentación que degrada la operación de la compuerta.

Sergio Noriega – Introducción a los Sistemas Lógicos yDigitales - 2008

Flip-Flops
/Q

FLIP-FLOPS ASINCRÓNICOS
Q

/set 0V /reset

Esto mejora ya que disponemos de la salida Q (Q) y su negación (/Q) La entrada /reset es tal que activa el “borrado” de Q (ponerla a “0”) con un valor de esa entrada en “bajo” (por eso el signo de negación). La entrada /set es tal que activa el “seteo” ó puesta a “1” lógico de la salida Q, siendo esta entrada activa ennivel también “bajo”.

Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops
Q

FLIP-FLOPS ASINCRÓNICOS
/Q +Vcc /reset

/set

0V REORDENANDO UN POCO: /set Q +Vcc Este circuito se denomina: /reset /Q FLIP-FLOP /S /R

0V

Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops
ANÁLISIS DE FUNCIONAMIENTO: /s p q /rFLIP-FLOPS ASINCRÓNICOS

τ1 τ2

Q

Una manera de hacerlo es la de emplear diagramas de Karnaugh para seguir la evolución de las salidas cuando hay cambios en las entradas.

P /s/r qp

00

01

11

10

SUPONDREMOS QUE CADA COMPUERTA TIENE UN RETARDO

00

τ.

01 11 10

11 11 11 11

11 11 10 10

11 01 00 10

11 01 01 11 QP

Sergio Noriega – Introducción a los SistemasLógicos y Digitales - 2008

Flip-Flops
Caso: /s/r = 11 y qp = 10

FLIP-FLOPS ASINCRÓNICOS
se pasa /r de 1 a 0

/s/r qp

00

01

11

10
/s

1

00 01 11 10

11 11 11 11

11 11 10 10

11 01 00 10

11 01 01 11

p q /r

τ1 τ2

1

Q

1 QP 0

0

P

El cambio en /r hace cambiar la salida P luego de τ2 siendo QP = 11. luego el 1 en p hace que pasado un tiempo τ1,pase Q a 0, quedando el circuito ya estable en QP = 01. Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008

Flip-Flops
Caso: /s/r = 01 y qp = 10

FLIP-FLOPS ASINCRÓNICOS
se pasa /s de 0 a 1

/s/r qp

00

01

11

10
/s

1 0

00 01 11 10

11 11 11 11

11 11 10 10

11 01 00 10

11 01 01 11

0p 1q
/r

τ1 τ2

1

Q

1 QP

0

P

EL...