Informe de circuito sumador
Circuito Restador
Nombre:
Profesor:
Curso:
Fecha de Entrega: 24/JUNIO/2013
INDICE
Introducción………………………………………………pag 3
Objetivo de laexperiencia……………………………..pag 4
Proceso de la experiencia……………………………..pag 5
Como esta formado……………………………………..pag 6
Circuito restador…………………………………………pag 7
Tabla de verdad………………………………………….pag 8
Esquemalógico………………………………………….pag 9
Mapa de karnaugh diagrama…………………………pag 10
Diagrama…………………………………………………pag 11
Costo de la experiencia ………………………………pag 12
Materiales usados………….…………………pag 13 y 14Conclusión……………………………………………pag 15
Introducción
Un restador completo es un circuito combinacional que lleva a cabo una sustracción entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa más baja.Objetivo de la experiencia
Diseñar un circuito restador total binario.
Implementar el circuito utilizando puertas NAND y OR-Exclusive.
Proceso de laexperiencia
Se colocan los circuitos integrados en el PROTOBOARD , se conectan los cables para alimentarlo y para conexionarlos con las entradas y salidas. Y después se comprueba el funcionamientoutilizando la tabla del circuito restador.
FUNCIONAMIENTO:
Mediante los interruptores A, B y C se accionan a 0 o a 1 según la tabla de verdad y se comprueba restando A, B y C para ver que da enla salida y si hay acarreo. Por ejemplo 0 – 0 – 0 = 0 .
¿COMO ESTA FORMADO?
Este circuito tiene tres entrada y dos salidas. Las tres entradas A, B , CIN, denotan al minuendo, sustraendo y a latoma previa, respectivamente. Las dos salidas, S y COUT, representan la diferencia y la salida tomada, respectivamente.
CIRCUITO RESTADOR
Con base en el sumador completo de 4 bits, esposible aplicar el algoritmo de la resta e implementarlo en un circuito logico. Para ello, se emplea el algoritmo de la resta que es el siguiente.
Para realizar la resta en...
Regístrate para leer el documento completo.