Ingeniero

AT5118 – Arquitectura e Ingeniería de Computadores I
Juan Antonio Maestro

Procesadores superescalares y VLIW

Curso 2010-2011

AT5118 – Arquitectura e Ingeniería de Computadores I
JuanAntonio Maestro

¿Se puede incrementar el ILP? • Hasta ahora, el CPI teórico (óptimo) es 1. • ¿Qué ocurre si se quiere incrementar el ILP, y hacer CPI < 1?
– Es preciso lanzar más de una instrucciónpor ciclo de reloj.

• Esto genera técnicas más complejas para resolución de:
– dependencias de datos (planificación). – dependencias de control (especulación).

AT5118 – Arquitectura e Ingenieríade Computadores I
Juan Antonio Maestro

Alternativas para incrementar el ILP Alternativas: • Superescalar:
– Lanzamiento de 1- 8 instrucciones por ciclo. – Planificación estática (compilador). –Planificación dinámica (procesador).

• VLIW:
– Lanzamiento de un número fijo de instrucciones por ciclo. – Sólo planificación estática (compilador).

AT5118 – Arquitectura e Ingeniería deComputadores I
Juan Antonio Maestro

Superescalar (basado en el DLX) • Se pueden lanzar hasta dos instrucciones por ciclo (CPI teórico = 0.5):
– 1ª: Load, store, salto, operación entera en ALU – 2ª:Operación en Punto Flotante.

AT5118 – Arquitectura e Ingeniería de Computadores I
Juan Antonio Maestro

Superescalar (basado en el DLX)
• Si la 1ª instrucción es un Load de Punto Flotante, secrea un riesgo que afecta a las 3 siguientes instrucciones (el resultado no se puede utilizar por la otra instrucción de ese ciclo ni por las dos del siguiente). • Lo mismo ocurre con el riesgo decontrol si la 1ª instrucción es un salto. • Implica traer y decodificar 64 bits por ciclo. • Se duplican recursos (puertos de memoria, de registros, …). • Unidades Funcionales segmentadas o duplicadas.AT5118 – Arquitectura e Ingeniería de Computadores I
Juan Antonio Maestro

Superescalar simple: Ejemplo
Loop: LD ADDD SD SUBI BNEZ F0,0(R1) F4,F0,F2 0(R1),F4 R1,R1,#8 R1,Loop

Desenrollar 5...