logica combinacional

El interruptor se encuentra normalmente en la posición 1, manteniendo la entrada a nivel BAJO y el Latch en estado RESET. Cuando el interruptor pasa a la posición 2, pasa a nivel ALTO debido a la resistencia de pull-up conectada a Vcc y pasa a nivel BAJO cuando se produce el primer contacto. Aunque permanece a nivel BAJO durante un breve espacio de tiempo antes de que el interruptorrebote, este tiempo es suficiente para activar (SET) el Latch. Cualquier otro pico de tensión aplicado posteriormente a la entrada , debido al rebote del interruptor, no va a afectar al Latch, y éste permanecerá en el estado SET.
Téngase en cuenta que la salida Q del Latch proporciona una transición limpia del nivel BAJO al nivel ALTO, por lo que se eliminan los picos de tensión causados por el rebotede los contactos. De forma similar, se produce una transición limpia de nivel ALTO a nivel BAJO cuando el interruptor vuelve a la posición 1.

El circuito integrado 74LS279 es un cuádruple Latch .
Los Flip-Flops son dispositivos síncronos de dos estados. En este caso el término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparodenominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los cambios de salida se producen sincronizadamente con el reloj.

Un Flip-Flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del pulso de reloj y es sensible a sus entradas sólo en esta transición del reloj.

Un posiblesímbolo lógico es:


Flip-Flop S-R disparado por flanco positivo

Las entradas S y R de un Flip-Flop S-R se denominan entradas síncronas, dado que los datos en estas entradas se transfieren a las salidas del Flip-Flop sólo con el flanco de disparo del pulso de reloj.

Una de las aplicaciones de un Flip-Flop es la división (reducción) de frecuencia de una señal periódica. Cuando se aplica un trende pulsos a la entrada de reloj de un Flip-Flop J-K conectado en modo de conmutación (J = K = 1), la salida Q es una señal cuadrada que tiene una frecuencia igual a la mitad de la frecuencia de la señal de reloj. Por lo tanto se puede utilizar un único Flip-Flop como un divisor por 2. Se pueden conseguir divisiones sucesivas de frecuencia de reloj conectando la salida de un Flip-Flop a la entradade reloj de un segundo Flip-Flop.



Si se conectan varios Flip-Flops de esta manera, se puede conseguir una división de frecuencias de 2n, donde n es el número de Flip-Flops.

Otra de las aplicaciones importantes de los Flip-Flops son los Contadores Digitales.

Funcionamiento del Contador Asíncrono

Un contador Asíncrono es aquel en el que los Flip-Flops del contador no cambian deestado exactamente al mismo tiempo, dado que no comparten el mismo pulso de reloj.

La figura representa un contador de 2 bits conectado para que funcione en modo Asíncrono. Obsérvese que el reloj (CLK) está conectado únicamente a la entrada de reloj (C) del primer Flip-Flop, FF0. El segundo Flip-Flop, FF1 se dispara mediante la salida de FF0. FF0 cambia de estado durante el flanco positivo decada impulso de reloj, pero FF1 sólo cambia cuando es disparado por una transición positiva de la salida de FF0. Debido al retardo de propagación debido al paso de las señales por un Flip-Flop, las transiciones de los pulsos de entrada de reloj y la salida de FF0 no pueden ocurrir nunca al mismo tiempo. Por lo tanto las dos Flip-Flops nunca se disparan en forma simultanea.



Elfuncionamiento del contador asíncrono puede describirse mediante un diagrama temporal, como el que se muestra en la figura.



El flanco positivo de CLK1 (pulso 1) hace que la salida Q0 de FF0 pase a nivel ALTO, como se muestra en la figura. Al mismo tiempo, la salida pasa a nivel BAJO, pero esto no afecta a FF1, ya que tiene que ser una transición positiva la que lo dispare. Luego Q0 = 1 y Q1 = 1....