Memoria cache

1

Estructura y Tecnología de Computadores Módulo F. El subsistema de memoria

Tema 13. Memoria cache

José Manuel Mendías Cuadros
Dpto. Arquitectura de Computadores y Automática Dpto.Universidad Complutense de Madrid

2

contenidos
1. Introducción
Definición. Estructura de un sistema de memoria cache/principal. Ciclo de acceso a un sistema de memoria cache/principal. Aspectosbásicos de diseño.

2. Políticas de emplazamiento
Emplazamiento conjuntos. directo. Emplazamiento asociativo. Emplazamiento asociativo por

3. Políticas de reemplazamiento.
Espacio de reemplazamiento.Algoritmos: aleatorio, FIFO, LRU y LFU.

4. Políticas de actualización
Escritura inmediata. Post-escritura

5. Políticas de búsqueda
Búsqueda por demanda. Búsqueda anticipativa.

6.Organización de la cache
Tamaño de la memoria cache. Tamaño de bloque. Niveles de cache. Caches separadas

7. Ejemplo
Memoria cache en un Pentium.

8. Memoria entrelazada
Fundamentos. Memoriaentrelazada de orden bajo. Memoria entrelazada de orden alto.

estructura y tecnología de computadores

3

1 introducción
Ö Memoria pequeña y rápida situada entre el procesador y la memoria principal
ØAlmacena una copia de la porción de información actualmente en uso de la memoria

CPU marco de bloque
transferencias de palabras

Ö Objetivo: disminuir el tiempo de acceso a memoria
bloquememoria cache
transferencias de bloques

Ö Estructura del sistema memoria cache/principal:
Ø Mp (memoria principal): ð formada por 2n palabras direccionables ð “dividida” en nB bloques de tamañofijo de 2K palabras por bloque Ø Mc (memoria cache): ð formada por nM marcos de bloque de 2K palabras cada uno (nM 1 byte/ciclo

estructura y tecnología de computadores

Acceso a M0 Acceso a M1Acceso a M2 Acceso a M3 Acceso a M0
M3

21

8. memoria entrelazada
De orden bajo
Ö La Mp de 2n palabras se divide en 2m módulos de 2n-m palabras cada uno
Ø direcciones consecutivas se ubican...