Modelo de informes

Cesar A. Rivera, Jhon J. Santiago
(
Laboratorio # 1- Síntesis con VHDL (acrónimo de HDL, Hardware Description Lenguage y VHSIC, Very High Speed Integrated Circuits)
Sumador RCA de 4 bits
Abstract—El diseño de circuitos electrónicos y sistemas procesadores es realizado en la actualidad con la ayuda de lenguajes de descripción de hardware que permiten modelar circuitos digitales que vandesde una simple conexión de compuertas hasta sistemas complejos. El impacto de estos lenguajes en el proceso de diseño es fundamental, proporcionando interfaces gráficas que facilitan la descripción de esquemas y herramientas de verificación del diseño como los simuladores, que facilitan el proceso de diseño y la conclusión con éxito de los proyectos. Este documento presenta la simulación y laimplementación en una FPGA (Field Programable Gate Array) Xilinx Spartan II, de un sumador RCA de 4 bits, utilizando el lenguaje VHDL y la descripción de diseño jerárquico Top Level.

Index Terms—Simulación, sumador, Top level, VHDL.

INTRODUCTION

E
L diseño jerárquico es una herramienta de apoyo que permite la programación de extensos diseños mediante la unión de pequeños bloques; es decir,un diseño jerárquico agrupa varias entidades electrónicas, las cuales se pueden analizar y diseñar con facilidad, para luego relacionarlas a través de un algoritmo de integración llamado Top Level [1].
La ventaja principal del diseño jerárquico es que permite trabajar al mismo tiempo con otros diseñadores e integrar en los proyectos descripciones de circuitos que ya se habían hecho conanterioridad en otros.
El diseño del sumador RCA de 4 bits, se consigue integrando un sumador total de un bit en un bloque o componente; a partir de 4 de estos, se realiza el sumador de 4 bits. Posteriormente se realizan las simulaciones correspondientes para cada una de las entradas del circuito utilizando el software ISE FOUNDATION para verificar el correcto funcionamiento de éste. Para laimplementación del diseño, se crea un bloque que convierte de binario a BCD (Decimal Codificado en Binario, del ingles Binary Coded Decimal) y un bloque que permite visualizar el resultado de la suma en los displays de la tarjeta Spartan. Mediante un algoritmo de Top Level, se agrupan cada uno de las entidades creadas.

objetivos

1. Reconocer las sentencias del VHDL para síntesis de circuitosintegrados

2. Evaluar el diseño dado en la guía, utilizando el software ISE FOUNDATION.

3. Evaluar el diseño dado en la guía, utilizando el simulador Modelsim.

4. Expresar de manera personal los resultados obtenidos.

procedimien to

Implementar un sumador de 4 bits con propagación de acarreo. El modelo se describirá de forma jerárquica partiendo de las puertas lógicas quecomponen un sumador completo de 1 bit. A partir del sumador elemental, construiremos el sumador RCA de 4 bits, conectando los módulos para conseguir la adecuada propagación del acarreo. La fig. 1 ilustra el esquema de circuito a diseñar.

a3 b3 a2 b2 a1 b1 a0 b0C-1
C2 C1 C0
+ + + +

C3 s3 s2 s1 s0

Fig. 1. Esquema hardware de un sumador RCA de 4 bits.

Describa y compile el diseño en VHDL.
Realice la simulación de cada uno de losmódulos desarrollados incluyendo el módulo Top Level.

ejecución

1 Diseño del sumador de 4 bits

El diseño del sumador RCA de 4 bits se realiza a partir de un sumador total de un bit, el cual cuenta con acarreo de entrada y acarreo de salida; la fig. 2 ilustra el sumador mencionado. A partir del sumador de un bit se implementa el sumador de 4 bits, mediante el diseño de Top Level, el cual...