parcial arquitectura

PRUEBA PARCIAL

ANDREA MOYA MARTINEZ

UNIVERSIDAD AUTONOMA DE OCCIDENTE
FACULTAD DE INGENIERIA
CALI
2015

1

PRUEBA PARCIAL

ANDREA MOYA MARTINEZ
COD. 2130689

PRIMER PARCIAL DE ARQUITECTURA DECOMPUTADORES

PROFESOR
RAMIRO JOSE NOGALES RIOS

UNIVERSIDAD AUTONOMA DE OCCIDENTE
FACULTAD DE INGENIERIA
CALI
2015

2

RESUMEN
Muchos componentes utilizados en los sistemas de control, presentan dosestados
diferenciados por los símbolos 1 y 0 (0 abierto, 1 cerrado). A este tipo componentes
se les llama componentes lógicos.
A estos estados diferenciados son representados por una variable lógica. Elconjunto de leyes y reglas de operación de variables lógicas se denominan algebra
de Boole, ya que fue George Boole el que desarrollo las bases de la lógica
matemática.
La aplicación más directa delas puertas lógicas es la combinación entre 2 o más de
ellas para formar circuitos lógicos que corresponden a funciones lógicas. Una
función lógica hace que una o más salidas tengan un determinado valorpara un
valor determinado de las entradas.

3

INTRODUCCIÓN
Desarrollar la función z la cual está dada por los últimos 3 dígitos del código
estudiantil y las operaciones del algebra de Boole,haciendo uso del
microprocesador de 4 bits visto en clase mediante el programa de logisim y
desarrollar un programa que realice una suma con signo, utilizando el complemento
a 2.

4

Desarrollo

1Con baseen el microprocesador de 4 bits, visto en clase, desarrolle la siguiente
función:
z= (número1operación1número2).(número3operación2número2)+(número2 operación3
número1)
Últimos 3 dígitos del código:689
Numero1 = 6
Numero2 = 8
Numero3 = 9
€1 = 6 = ∑
€2 = 8 = XOR
€3 = 9 = 0R
Z = (6̅ ∑ 8). (9⊕ 8) + (8 + 6)
Tabla 1. Pseudocodigo, assembler, objeto y memoria

Pseudocodigo
a = ¡6
a=a+8
Push
a=9
a = aXOR 8
a = a AND POP
Push
a=8
a = a OR 6
a = a OR POP
printF (a)

Assembler
Load not 6
Sum 8
Push
Load 9
XOR 8
POP AND
Push
Load 8
OR 6
POP OR
Out
display

Objeto
3 6
4 8
6 X
5 9
2 8
7 0
6 X
5 8
1 6
7...