Pr Ctica 3restador De 2 Bits
Páginas: 3 (646 palabras)
Publicado: 10 de marzo de 2015
Benemérita Universidad Autónoma de Puebla
Facultad de Ciencias de la Electrónica
Laboratorio de Dispositivos Electromagnéticos
Profesora: Teresita de Jesús Pérez Salgado
Integrantes:
MatamorosHernández Arturo David
Zúñiga Bautista Franco
Kevin Becerril Esquivel
Práctica 3
Restador de 2 bits
11 de Marzo de 2015
Objetivo:
Implementar con compuertas lógicas un restador de dos bits que muestre elresultado en un display de 7 segmentos con cátodo común
Introducción:
Marco teórico
Compuertas lógicas
Compuerta not (no)
Esta compuerta presenta en su salida un valor que es el opuesto del queestá presente en su única entrada. En efecto, su función es la negación, y comparte con la compuerta IF la característica de tener solo una entrada. Se utiliza cuando es necesario tener disponible unvalor lógico opuesto a uno dado. La figura muestra el símbolo utilizado en los esquemas de circuitos para representar esta compuerta, y su tabla de verdad.
Compuerta and (y)
Con dos o másentradas, esta compuerta realiza la función booleana de la multiplicación. Su salida será un “1” cuando todas sus entradas también estén en nivel alto. En cualquier otro caso, la salida será un “0”.
Eloperador AND se lo asocia a la multiplicación, de la misma forma que al operador SI se lo asociaba a la igualdad. En efecto, el resultado de multiplicar entre si diferentes valores binarios solo dará comoresultado “1” cuando todos ellos también sean 1, como se puede ver en su tabla de verdad. Matemáticamente se lo simboliza con el signo “x”.
Compuerta or (o)
La función booleana que realiza lacompuerta OR es la asociada a la suma, y matemáticamente la expresamos como “+”. Esta compuerta presenta un estado alto en su salida cuando al menos una de sus entradas también está en estado alto. Encualquier otro caso, la salida será 0. Tal como ocurre con las compuertas AND, el número de entradas
Mapa de Karnaugh
Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de Veitch,...
Facultad de Ciencias de la Electrónica
Laboratorio de Dispositivos Electromagnéticos
Profesora: Teresita de Jesús Pérez Salgado
Integrantes:
MatamorosHernández Arturo David
Zúñiga Bautista Franco
Kevin Becerril Esquivel
Práctica 3
Restador de 2 bits
11 de Marzo de 2015
Objetivo:
Implementar con compuertas lógicas un restador de dos bits que muestre elresultado en un display de 7 segmentos con cátodo común
Introducción:
Marco teórico
Compuertas lógicas
Compuerta not (no)
Esta compuerta presenta en su salida un valor que es el opuesto del queestá presente en su única entrada. En efecto, su función es la negación, y comparte con la compuerta IF la característica de tener solo una entrada. Se utiliza cuando es necesario tener disponible unvalor lógico opuesto a uno dado. La figura muestra el símbolo utilizado en los esquemas de circuitos para representar esta compuerta, y su tabla de verdad.
Compuerta and (y)
Con dos o másentradas, esta compuerta realiza la función booleana de la multiplicación. Su salida será un “1” cuando todas sus entradas también estén en nivel alto. En cualquier otro caso, la salida será un “0”.
Eloperador AND se lo asocia a la multiplicación, de la misma forma que al operador SI se lo asociaba a la igualdad. En efecto, el resultado de multiplicar entre si diferentes valores binarios solo dará comoresultado “1” cuando todos ellos también sean 1, como se puede ver en su tabla de verdad. Matemáticamente se lo simboliza con el signo “x”.
Compuerta or (o)
La función booleana que realiza lacompuerta OR es la asociada a la suma, y matemáticamente la expresamos como “+”. Esta compuerta presenta un estado alto en su salida cuando al menos una de sus entradas también está en estado alto. Encualquier otro caso, la salida será 0. Tal como ocurre con las compuertas AND, el número de entradas
Mapa de Karnaugh
Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de Veitch,...
Leer documento completo
Regístrate para leer el documento completo.