Regalo

ARQUITECTURA DE COMPUTADORES
BUS PCI
[pic]


PRESENTADO A:
ING. ALEX JIMENEZ


OSCAR LUIS PINEDA DIAZ
ELBER VALDES ARIAS
LUIS DE LA CRUZ
ROBINZON ARRIETA

FUNDACION UNIVERSITARIA TECNOLOGICO COMFENALCO
INGENIERIA DE SISTEMAS
CARTAGENA DE INDIAS D.T. Y C.
SEPTIEMBRE 10 DE 2012

INTRODUCCION
Durante el tiempo los buses han sido siempre un factor importante y muyfundamental en la arquitectura de computadoras, los buses han sido los encargados de realizar el intercambio de la información entre dispositivos periféricos y la CPU. En el siguiente trabajo se hablara sobre el bus version 1.0 se hablara sobre su frecuencia de reloj, ancho de bus, de banda entre otras cosas.






























EL Bus PCI
El bus Pci es unaranura de expancion que tienen las computadoras para colocar diversos perifericos como tarjetas de sonido, tarjetas de red, capturadoras de video, y varios mas, este bus fue elaborado por intel el 22 de junio de 1992-
El bus Pci por defecto tiene una version 1.0 que es la de 32 bits de ancho y su velocidad de reloj es la de 33 Mhz, lo que teoricamente permite un rendimiento de 132 Mb/s a 32 biits,en las arquitectura de 64 bits, el bus funciona a 64 bits y su rendimiento teorico es de 264 Mb/s, la frecuencia de reloj de este bus es de 33Mhz.

Ancho de bus y de banda del bus PCI.

El ancho de bus PCI 1.0 es de 32 y 64 bits. Con el bus de 32 bits, se alcanza una tasa de transferencia (ancho de banda) máxima de 133 MB por segundo (33,33 MHz × 32 bits ÷ 8 bits/byte = 133 MB/s), mientrasque con el busde 64 bits se alcanza una tasa de transferencia (ancho de banda) máxima de 266MB por segundo (MB/s). Las nuevas versiones PCI-X trabajan con un ancho de bus de 32 o 64bits, pero disponen de un ancho de banda más grande que las versiones iniciales (PCI 1.0, 2.0 y 3.0), teniendo una tasa de transferencia máxima de hasta de 4GB/sa 64 bits.

Estructura (Señales opcionales/ Señalesnecesarias)
49 líneas de señal obligatorias: (# indica señal activa a nivel bajo)
➢ Sistema: reloj y reinicio (CLK y RST#)
➢ Direcciones y datos
- 32 líneas multiplexadas para datos y direcciones (AD [31:0]).
- PCI es little endian
- 4 líneas de control multiplexadas (C/BE [3:0] #):
- Órdenes durante la fase de direccionamiento
- Indicador devalidez de los datos (byte enables) durante lafase de datos
- Línea de control de paridad (PAR):
➢ Control de interfaz: temporización y coordinación de las transferencias (6líneas)
- Indicación de comienzo y duración de transferencia por maestro(FRAME#)
- Maestro preparado (IRDY#, Initiator Ready)
- Esclavo preparado (TRDY#, Target Ready)
- Esclavo desea quemaestro pare transacción actual (STOP#)
- Respuesta del dispositivo esclavo seleccionado cuando reconoce sudirección(DEVSEL#)
- Selección de un dispositivo durante la fase de inicialización del bus(IDSEL)


➢ Arbitraje (2 líneas punto-a-punto)
- Solicitud de bus (REQ#)
- Concesión de bus (GNT#)
➢ Señales de error (2líneas)
-Error de paridad (PARR#)
- Error del sistema (SERR#)
Señales opcionales
✓ Interrupción
✓ Soporte caché
✓ Ampliación del bus a 64 bits
✓ Test

Tipo de bus
Existen dos tipos de buses:
- Dedicados:Ofrecen un gran desempeño, ya que ofrece líneas de datos y direccionesindependientes y por lo tanto se evita el ³cuello de botella´ (saturacióndedatos
- Multiplexados:Son de menor rendimiento, ya que el canal es compartido y se generanproblemas por el ³cuello de botella´


Arbitraje del bus.
Previamente, cuando definimos la estructura del bus PCI, vimos que el arbitrajedel bus PCI consta de 2 líneas o señales y que se aplican en Bus Masterssolamente, las cuales son
:-Solicitud de bus (REQ#): línea tri-state. Esta línea le...