resumen vhdl

Seminario de extensión de la cátedra de
Introducción a los Sistemas Lógicos y Digitales

Introducción al diseño
lógico con VHDL
Sergio Noriega
3 de Diciembre del 2010
Sala de conferencias, 8:00 horas

VHDL :
Very High Speed Integrated Circuits
Hardware Description Language
Qué es?:
Herramienta formal para describir el comportamiento y la
estructura de un sistema usando un lenguajetextual.
Qué permite?:
Describir las operaciones de un sistema empleando las
siguientes posibilidades:
• Indicar QUE debe hacer el sistema modelando
por “comportamiento” (behavior).
• Indicar COMO debe funcionar utilizando “algoritmos”.
• Indicar CON QUE hacerlo empleando “estructuras” ó
“flujo de datos”.

Introducción al diseño lógico con VHDL

Sergio Noriega 2010

Historia de deVHDL
VHDL fue diseñado originariamente por el Departamento de
Defensa de los Estados Unidos de Norteamérica como una forma
de documentar las diversas especificaciones y el comportamiento
de dispositivos ASIC de diversos fabricantes que incluían en sus
equipos.
Con la posterior posibilidad de simular dichos dispositivos,
comenzaron a crearse compiladores que pudieran llevar a cabo
esta tarealeyendo los archivos VHDL.
El paso siguiente fue el de desarrollar software capaz de sintetizar
las descripciones generadas y obtener una salida apta para su
posterior implementación ya sea en ASIC como en dispositivos
CPLD y FPGA.

Introducción al diseño lógico con VHDL

Sergio Noriega 2010

Historia de VHDL (continuación)

La gran masificación de VHDL permite que un mismo diseñosea
portable, pudiendo utilizarlo no sólo en varios tipos de dispositivos
PLD sino además de diferentes proveedores, donde con el mismo
código VHDL se puede sintetizar un diseño para optimizar uno o
mas parámetros críticos (área de silicio, velocidad de respuesta,
consumo de energía, etc.).
Desde su implementación en el año 1981, VHDL fue
estandarizado por primera vez por la IEEE en 1987(std. 1076) y
se realizó un importante actualización en 1993 (con posteriores
revisiones en 1994, 2000, 2002 y 2007).
Si bien su uso se aplica fundamentalmente para la descripción de
sistemas digitales, en 1999 la IEEE aprobó el standard 1076.1
conocido como VHDL-AMS el cual incluye extensiones para
entradas analógicas y mixtas.
Introducción al diseño lógico con VHDL

Sergio Noriega 2010Características y Ventajas de VHDL
• Sirve como herramienta de diseño lógico, posibilitando la
documentación de los proyectos y su reutilización.
• Sirve como herramienta de especificación de proyectos.

• Permite generar proyectos con estructura del tipo jerárquica.
• Posibilita modelizar el concepto de tiempo.
• Permite describir módulos con acciones que serán evaluadas
luego en formasecuencial.
• Permite la parametrización de componentes y portabilidad de
los diseños para independizarse de la tecnología.
• Permite implementación de test-bench para simulación de
de diseños.

Introducción al diseño lógico con VHDL

Sergio Noriega 2010

Diagrama de Flujo en el Diseño con VHDL

Entrada VHDL

NETLIST
Síntesis

Optimización

Simulación

CompilaciónHerramientas
suministradas
por fabricantes
de chips y
terceras partes

NETLIST
optimizado
Place & Route
Se genera el layout
para dispositivos
PLD o ASIC

Dispositivo
programado

Introducción al diseño lógico con VHDL

Herramientas
suministradas
sólo por los
fabricantes de
de chips.

Sergio Noriega 2010

VHDL es un lenguaje portable y reusable ya que es independiente de latecnología ó fabricante (Xilinx , Altera, Actel, QuickLogic, etc.).
Sus sentencias a diferencia de un programa de software se ejecutan
inherentemente en forma “concurrente” salvo aquellas que se incluyan
dentro de un Procedimiento (Procedure), Proceso (Process) ó Función
(Function) donde se ejecutarán en forma secuencial.

Software para diseño:
Existen varias herramientas EDA (Electronic Design...