Sistemas Digitales

UNIVERSIDAD CATÓLICA DE SANTA MARÍA
PROGRAMA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
GUÍA DE LABORATORIO N° 2

CÓDIGO:
7405069
ASIGNATURA: SISTEMAS DIGITALES II
PRIMERA FASE: INTRODUCCION A LOS DISPOSITIVOS
SECUENCIALES

Docente:

PAG 1/16

Ing. César Málaga Chávez

FUNCIONAMIENTO Y CARACTERIZACION DE FLIP FLOPS

Fecha: Abril 2012

I. OBJETIVOS

•

Implementar Flip-Flopsutilizando compuertas lógicas.

•

Conocer el uso de los Circuitos Integrados que contienen FlipFlops.

II.

MARCO TEORICO

LATCHES
Son dispositivos capaces de almacenar un bit de información, 1 ó 0, según lo indicado por sus entradas
de excitación.
A continuación veremos cómo se implementa un match usando compuertas lógicas básicas y la
realimentación de sus señales.
Considerar lafigura siguiente:
0
0

0

Fig. 1.7: Compuerta OR.
Se puede observar claramente que si ambas entradas son cero, la salida será también cero.
Si se realimenta la salida hacia una entrada, la compuerta se estabiliza con una salida cero.

S

0
0

0

Q

Fig. 1.8: Compuerta OR realimentada
Si se aplica un 1 en la entrada, la salida se hace 1 y este valor se realimenta.

GUIA DELABORATORIO SISTEMAS DIGITALES II PAG 2/16

1
S1

1

Q

Fig. 1.9: Realimentación de valor 1.
Si se hace nuevamente S = 0, la salida permanece en 1 por efecto de la realimentación.

1
S0

1

Q

Fig. 1.10: Entrada S en 0.
Este arreglo asume entonces el valor 1 en forma permanente en su salida, no se altera aunque la
entrada S cambie nuevamente de valor. Este arreglo recibe elnombre de LATCH SET por obvias
razones.
Ahora reemplazamos la compuerta OR por una NOR y un inversor colocado a la salida.

0
S0

Q

0

Fig. 1.11: Latch set con compuerta NOR.
Tomaremos ahora la salida de la compuerta NOR, antes del inversor.
0
R0

1

0
1

Q

Fig. 1.12: Salida no invertida.
Como se puede apreciar, si las dos entradas de la compuerta son cero, la salida será 1y por efecto del
inversor, la salida será 0.
Si se coloca un 1 en la entrada R, la salida Q se hace 0 y la realimentación será 1.

Ing. César Málaga Chávez

GUIA DE LABORATORIO SISTEMAS DIGITALES II PAG 3/16

1
R1

0

1
0

Q

Fig. 1.13: Entrada R = 1.
Si la entrada R vuelve a ser cero, la salida de la compuerta (Q) seguirá siendo 0 por la realimentación,
que a su vez siguesiendo 1.
1
R0

0

1
0

Q

Fig. 1.14: Entrada R = 0.
La salida Q se mantendrá en 0 ignorando cualquier cambio introducido en la entrada R, se ha
constituido un dispositivo denominado LATCH RESET.

Q

Q

R
Fig. 1.15: Latch reset.
LATCH SR ESTRUCTURA NOR
Los modelos de latches anteriores no son muy útiles, sería importante poder combinar ambos diseños
en uno solo.
Primeroreemplazamos la compuerta inversora por una compuerta NOR configurada como inversor.

S

N1

Q
N2

Q

Fig. 1.16: Inversor NOR.
Desconectando la segunda entrada de N2 de Q`, podemos conseguir que esta entrada fuerce una
realimentación 0 y por lo tanto tenemos una entrada Set (S) y una Reset (R).

Ing. César Málaga Chávez

GUIA DE LABORATORIO SISTEMAS DIGITALES II PAG 4/16

Q

N1S

Q

N2

Fig. 1.17: Latch SET – RESET.
Ordenando la ubicación de ambas compuertas se puede obtener la forma típica de acoplamiento
cruzado de un match basado en compuertas NOR.
S
N1

N2

R

Q

Q

Fig. 1.18: Latch SET –RESET estructura NOR.
Su símbolo lógico es el siguiente:
S

R

Q

Q

Fig. 1.19: Símbolo esquemático del latch SET –RESET.
LATCH SR ESTRUCTURANAND
Considerando que la función NAND, así como la NOR, forma un conjunto lógicamente completo, debe
ser posible implementar un latch SR con acoplamiento cruzado en base a compuertas NAND, para esto
deberemos invertir las entradas.

Ing. César Málaga Chávez

GUIA DE LABORATORIO SISTEMAS DIGITALES II PAG 5/16

S

S

N1

N2

R

Q

Q

R

Fig. 1.20: Latch con compuertas NAND....