Tecnologias y novedades?
Páginas: 6 (1324 palabras)
Publicado: 28 de octubre de 2009
El bus PCI
El bus PCI (Interconexión de componentes periféricos) fue desarrollado por Intel el 22 de junio de 1992. A diferencia del bus VLB, no se trata de un bus local tradicional sino de un bus intermedio ubicado entre el bus de procesador (Puente Norte) y el bus de entrada/salida (Puente Sur).
Conectores PCI
Por lo general, las placas madre cuentan con al menos 3 ó 4 conectores PCI,identificables generalmente por su color blanco estándar.
La interfaz PCI existe en 32 bits con un conector de 124 clavijas o en 64 bits con un conector de 188 clavijas. También existen dos niveles de señalización de voltaje:
• 3,3 V para los ordenadores portátiles
• 5 V para los equipos de escritorio
El voltaje señalizado no es igual al voltaje de la fuente de alimentación de la placamadre, sino que es el umbral de voltaje necesario para el cifrado digital de los datos.
Existen 2 tipos de conectores de 32 bits:
• conector PCI de 32 bits, 5 V:
[pic]
• conector PCI de 32 bits, 3,3 V:
[pic]
Los conectores PCI de 63 bits disponen de clavijas adicionales para tarjetas PCI de 32 bits. Existen 2 tipos de conectores de 64 bits:
• conector PCI de 64 bits, 5 V:
[pic]• conector PCI de 64 bits, 3,3 V:
[pic]
Interoperabilidad
En general, no se pueden cometer errores al introducir una tarjeta PCI en una ranura PCI. Si la tarjeta encaja correctamente, entonces es compatible. De lo contrario, existen dispositivos infalibles que pueden evitar dicha instalación.
[pic]
Existen tarjetas de expansión equipadas con lo que se denomina conectores "universales",es decir, que poseen dos tipos de dispositivos infalibles (dos muescas). Dichas tarjetas de expansión pueden detectar el voltaje señalizado y adaptarse a él. Por lo tanto, pueden insertarse tanto en ranuras de 3,3 V como en ranuras de 5 V.
Actualizaciones del bus
La versión original del bus PCI es de 32 bits de ancho y su velocidad de reloj es de 33 MHz, lo que en teoría permite un rendimientode 132 Mb/s a 32 bits. En las arquitecturas de 64 bits, el bus funciona a 64 bits y su rendimiento teórico es de 264 Mb/s.
Con el fin de actualizar el estándar PCI, se formó un grupo de interés compuesto por un gran número de fabricantes, apodado PCI-SIG (Grupo de interés especial de PCI). Se publicaron actualizaciones del bus. La versión 2.0 del 30 de abril de 1993 definió la forma de losconectores y las tarjetas adicionales, y le confirió una velocidad de reloj de 66 MHz, en contraste con los 33 MHz de la versión 1.0. De esta manera se logró duplicar el rendimiento teórico hasta alcanzar los 266 MHz a 32 bits.
El 1 de junio de 1995, la revisión 2.1 del bus PCI mejoró su uso hasta 66 MHz. En ese momento, los ingenieros anticiparon un movimiento progresivo desde un voltaje señalizado de5 V hasta 3,3 V.
La versión 2.2 del bus PCI, que apareció el 18 de diciembre de 1998, incorporó la capacidad de conectar los periféricos directamente (conexión en caliente).
La revisión 2.3, editada el 29 de marzo de 2002, eliminó la posibilidad de utilizar tarjetas de 5 V adicionales, pero incorporó el uso de tarjetas que admiten ambos voltajes con el fin de garantizar la compatibilidaddescendente. La revisión 3.0 del estándar PCI eliminó por completo el uso de tarjetas de 5 V compatibles.
En septiembre de 1999, tuvo lugar un cambio importante en el bus PCI, cambio que fue conocido como PCI-X. El bus PCI-X 1.0 admite frecuencias de 66, 100 y 133 MHz. Dicho bus es completamente compatible con el formato PCI, y las ranuras PCI-X admiten tarjetas de formato PCI y viceversa.
La revisión2.0 del bus PCI-X admite frecuencias de 66, 100, 133, 266 y 533 MHz, y permite un rendimiento de 4,27 Gb/s a 64 bits.
El siguiente cuadro resume las diferentes revisiones del bus PCI:
|Revisión |Fecha de lanzamiento |Frecuencia |Voltaje |Ancho |
PCI 1.0 |1992 |33 MHz |Nil |32 bits |133 Mb/s | | | | | |64 bits |266 s | |PCI 2.0 |1993 |33 MHz |3,3 V / 5...
El bus PCI (Interconexión de componentes periféricos) fue desarrollado por Intel el 22 de junio de 1992. A diferencia del bus VLB, no se trata de un bus local tradicional sino de un bus intermedio ubicado entre el bus de procesador (Puente Norte) y el bus de entrada/salida (Puente Sur).
Conectores PCI
Por lo general, las placas madre cuentan con al menos 3 ó 4 conectores PCI,identificables generalmente por su color blanco estándar.
La interfaz PCI existe en 32 bits con un conector de 124 clavijas o en 64 bits con un conector de 188 clavijas. También existen dos niveles de señalización de voltaje:
• 3,3 V para los ordenadores portátiles
• 5 V para los equipos de escritorio
El voltaje señalizado no es igual al voltaje de la fuente de alimentación de la placamadre, sino que es el umbral de voltaje necesario para el cifrado digital de los datos.
Existen 2 tipos de conectores de 32 bits:
• conector PCI de 32 bits, 5 V:
[pic]
• conector PCI de 32 bits, 3,3 V:
[pic]
Los conectores PCI de 63 bits disponen de clavijas adicionales para tarjetas PCI de 32 bits. Existen 2 tipos de conectores de 64 bits:
• conector PCI de 64 bits, 5 V:
[pic]• conector PCI de 64 bits, 3,3 V:
[pic]
Interoperabilidad
En general, no se pueden cometer errores al introducir una tarjeta PCI en una ranura PCI. Si la tarjeta encaja correctamente, entonces es compatible. De lo contrario, existen dispositivos infalibles que pueden evitar dicha instalación.
[pic]
Existen tarjetas de expansión equipadas con lo que se denomina conectores "universales",es decir, que poseen dos tipos de dispositivos infalibles (dos muescas). Dichas tarjetas de expansión pueden detectar el voltaje señalizado y adaptarse a él. Por lo tanto, pueden insertarse tanto en ranuras de 3,3 V como en ranuras de 5 V.
Actualizaciones del bus
La versión original del bus PCI es de 32 bits de ancho y su velocidad de reloj es de 33 MHz, lo que en teoría permite un rendimientode 132 Mb/s a 32 bits. En las arquitecturas de 64 bits, el bus funciona a 64 bits y su rendimiento teórico es de 264 Mb/s.
Con el fin de actualizar el estándar PCI, se formó un grupo de interés compuesto por un gran número de fabricantes, apodado PCI-SIG (Grupo de interés especial de PCI). Se publicaron actualizaciones del bus. La versión 2.0 del 30 de abril de 1993 definió la forma de losconectores y las tarjetas adicionales, y le confirió una velocidad de reloj de 66 MHz, en contraste con los 33 MHz de la versión 1.0. De esta manera se logró duplicar el rendimiento teórico hasta alcanzar los 266 MHz a 32 bits.
El 1 de junio de 1995, la revisión 2.1 del bus PCI mejoró su uso hasta 66 MHz. En ese momento, los ingenieros anticiparon un movimiento progresivo desde un voltaje señalizado de5 V hasta 3,3 V.
La versión 2.2 del bus PCI, que apareció el 18 de diciembre de 1998, incorporó la capacidad de conectar los periféricos directamente (conexión en caliente).
La revisión 2.3, editada el 29 de marzo de 2002, eliminó la posibilidad de utilizar tarjetas de 5 V adicionales, pero incorporó el uso de tarjetas que admiten ambos voltajes con el fin de garantizar la compatibilidaddescendente. La revisión 3.0 del estándar PCI eliminó por completo el uso de tarjetas de 5 V compatibles.
En septiembre de 1999, tuvo lugar un cambio importante en el bus PCI, cambio que fue conocido como PCI-X. El bus PCI-X 1.0 admite frecuencias de 66, 100 y 133 MHz. Dicho bus es completamente compatible con el formato PCI, y las ranuras PCI-X admiten tarjetas de formato PCI y viceversa.
La revisión2.0 del bus PCI-X admite frecuencias de 66, 100, 133, 266 y 533 MHz, y permite un rendimiento de 4,27 Gb/s a 64 bits.
El siguiente cuadro resume las diferentes revisiones del bus PCI:
|Revisión |Fecha de lanzamiento |Frecuencia |Voltaje |Ancho |
PCI 1.0 |1992 |33 MHz |Nil |32 bits |133 Mb/s | | | | | |64 bits |266 s | |PCI 2.0 |1993 |33 MHz |3,3 V / 5...
Leer documento completo
Regístrate para leer el documento completo.