ACT3 3 OGEE

INSTITUTO TECNÓLOGICO SUPERIOR DE CHAPALA

“FAMILIAS LÓGICAS”
COMPUERTAS LÓGICAS
INGENIERÍA MECATRÓNICA
PlAN DE ESTUDIO 2010 DIVISIÓN DE INGENIERÍA
MECATRÓNICA
EDGAR EDMUNDO OCHOA GUTIÉRREZ 12030133 6°M
ELECTRÓNICA DIGITAL

Chapala, Jal. 7 de Marzo

Del 2015

FAMILIAS LÓGICAS
COMPUERTAS LÓGICAS

INDICE
Introducción............................................................................................................................. 1
Familia CMOS............................................................................................................................ 1
nMos .................................................................................................................................... 2
pMos.................................................................................................................................... 2
Familia TTL................................................................................................................................ 3
Compatibilidad.......................................................................................................................... 5
HC y HCT............................................................................................................................... 5
AC y ACT ............................................................................................................................... 5
4000 ..................................................................................................................................... 5
FCT yFCT-T............................................................................................................................ 5
Conclusiones............................................................................................................................. 5
Bibliografía................................................................................................................................ 6

OchoaGutiérrez Edgar Edmundo

FAMILIAS LÓGICAS
COMPUERTAS LÓGICAS

Introducción
En este tema veremos las familias lógicas las cuales son la CMOS y la familia TTL de las
cuales veremos sus derivados de familias, su funcionamiento lógico, como están
construidas en base a voltaje es necesaria que operen, cuales son algunas de sus series y
veremos cuáles y en que situaciones son mejores unas que otras y porque.Familia CMOS
CMOS (semiconductor complementario de óxido metálico) es una de las familias lógicas
empleadas en la fabricación de circuitos integrados. Su principal característica consiste en
la utilización conjunta de transistores de tipo pMOS y tipo nMOS.
Los chips CMOS tienen mucha menor necesidad de energía (consumen sobre 1 mA), esta
tecnología puede trabajar en un rango de voltaje entre 3V y15V y un aún un poco pasado
de este rango, solo se recomienda no exceder los 12V dándole un tiempo de vida mayor y
evitando su prematuro deterioro, debido al amplio abanico de voltajes.
El caso de tecnología CMOS, dispone de un rango de tensión para su alimentación más
amplio que la familia TTL (la cual se encuentra entre 4.75V y 5. 25V), con la ventaja
añadida que, su consumo es alrededor de 10veces menor que el obtenido por la familia
TTL, la capacidad de carga en la salida de una puerta CMOS es de unas 400 frente a las 10
que admite la TTL. El rechazo o inmunidad al ruido es el factor que le hace ser más
utilizada esta familia en la industria. Todas esta ventajas, frente a una menor velocidad de
transmisión en cuyo caso la CMOS se ve comprometida, podemos decir que es muy lenta,
encasos extremos puede alcanzar los 50Mhz. frente a los 250Mhz. de la serie TTLS (Long
Scale) estándar.
La velocidad es un factor fundamental en la actualidad, es por esto que la tecnología viene
buscando una nueva familia lógica capaz de satisfacer las dos características más
importantes; el consumo y la velocidad.
Hay otras características muy importantes que tenemos que considerar siempre, las...