biomedica

UNIVERSIDAD NACIONAL EXPERIMENTAL
FRANCISCO DE MIRANDA
PROGRAMA DE INGENIERIA BIOMÉDICA
CORO-VENEZUELA







TAREA DE MICROPROCESADORES










T.S.U MARBELLA ROSENDO
CI: 10478824
GRUPO B




Investigar el la descripción de los registros PIE1, PIE2, IPR1,IPR2

Investigar el funcionamiento del los temporizadores TMR1, TMR2, TMR3, desarrollar un ejemplo en microC Pro para cada uno de los distintos temporizadores


Una interrupción es un evento que requiere que el CPU detenga la ejecución normal del programa y a continuación, ejecutar un código del programa relacionado con el suceso causante de la interrupción. 
Las interrupciones puedenser generadas:
 Internamente (por algún evento dentro del chip) o
Externa (por parte de algunos externos evento). 
Un ejemplo de una interrupción interna es un contador de desbordamiento o de A / D de completar una conversión. 
Un ejemplo de una interrupción externa es un pin de E/S 
al cambiar el estado
Las interrupciones en la familia PIC18F se puede dividir en dos grupos: de alta prioridad y bajaprioridad. 
Si en la aplicación no es necesario establecer prioridades para las interrupciones, el usuario puede optar por desactivar el esquema de prioridades para que  todas las interrupciones se encuentran en la misma nivel de prioridad. 
 El bit de prioridad es para seleccionar alta o baja prioridad. 
Este bit tiene un nombre que termina en. . . IP
Los bits de interrupción  seestablecen cuando una condición de interrupción se produce independientemente del estado de su correspondiente bit de habilitación. El usuario debe asegurarse limpiar el  adecuado bits  antes de habilitar una interrupción.




El PIE2
Contiene los bits de permiso de interrupción de las tres causas que no figuran en PIE1. La de fin de escritura en la EEPROM, colisión de bus en el modo SSP y producciónde una captura o una comparación en el módulo CCP2.
 
PIE2 REGISTER (ADDRESS 8Dh)
U-0 R/W-0 U-0 R/W-0 R/W-0 U-0 U-0 R/W-0
-
CMIE
-
EEIE
BCLIE
-
-
CCP2IE

bit 7 no implementadas: Leer como '0 '
bit 6 CMIE: Interrupción Comparador Activar bit
     1 = Habilitala interrupción Comparador
     0 = Deshabilita la interrupción Comparador
bit 5 no implementadas: Leer como '0 '
bit 4 EEIE: EEPROM Write Operación Interrupción Activar bit
     1 = Activar EEPROM escribir interrumpir
     0 = Desactivar EEPROM escribir interrumpir
bit 3 BCLIE: Bus Collision interrupción Habilitar bits
     1 = Habilita la interrupción de colisión de bus
     0 =Desactivar bus interrupción de colisión
bits 2-1 no implementadas: Leer como '0 '
bit 0 CCP2IE: CCP2 Interrupt Enable bit
     1 = Habilita la interrupción del CCP2
     0 = Deshabilita la interrupción del CCP2

Registros de los señalizadores de interrupciones 1 y 2 (PIR1 y PIR2)
 
En correspondencia con los bits de permiso/prohibición de las causas de interrupción recogidas en los registros PIE1y PIE2, existen otros dos registros, PIR1 y PIR2, cuyos bits actuan de señalizadores del momento en el que se origina la causa que provoca la interrupción, independientemente de si está permitida o prohibida. Ocupan las direcciones 0Ch y 0Dh, respectivamente.
 



PIR1 REGISTER (ADDRESS 0Ch)
 
U-0 R/W-0 U-0 R/W-0 R/W-0 U-0U-0 R/W-0
PSPIF(1)
ADIF
RCIF
TXIF
SSPIF
CCP1IF
TMR2IF
TMR1IF
BIT 7 BIT 0
bit 7 PSPIF: Puerto Paralelo Esclavo lectura / escritura de bits Flag de interrupción (1)


bit 7 PSPIF: Puerto...