Computadoras electronicas

Solo disponible en BuenasTareas
  • Páginas : 8 (1952 palabras )
  • Descarga(s) : 0
  • Publicado : 13 de noviembre de 2011
Leer documento completo
Vista previa del texto
Módulos de comunicaciones
-2 formas de intercambiar información binaria: paralela o serial.
*paralelo: transmite todos los datos simultaneamente, mayor velocidad , requiere mas lineas para la comunicación.
*serial: transmite de a un bit, es más lenta, requiere menos líneas para su comunicación, transmite a mayores distancias (capacitancias de los conductores).Modulo AUSART
AUSART :interface de comunicación serial (SCI).
Modos de configuración:

* Asíncrono ( Full duplex )
* Síncrono- Master (half duplex)
* Síncrono- Slave (half duplex)

Poniendo a 1 bit SPEN (RCSTA <7>), y los bits TRISB<5,2>, se configura RB2/SDO/RX/DT y RB5/SS/TX/CK como USART.

Registro TXSTA (transmisor)

Controla la transmisión.

CSRC:Bit de selección de la fuente de reloj

* Modo asincrónico: No se tiene en cuenta.

* Modo sincrónico:
* 1 = Modo maestro (Reloj generado internamente por el BRG).
* 0 = Modo esclavo (fuente reloj externa).
TX9: Bit de habilitación de transmisión de 9 bits.

* 1 = Transmisión de 9 bits.
* 0 = Transmisión de 8 bits.

TXEN: Bit de habilitación del transmisor.

* 1 =Transmisor activado.
* 0 = Transmisor desactivado.
Nota: SREN/CREN anula TXEN en modo SYNC.

SYNC: Bits de selección del modo de la USART.

* 1 = Modo síncrono.
* 0 = Modo asíncrono.

BRGH: Bit de selección de baudios de alta velocidad.

* Modo sincrónico: No se tiene en cuenta.

* Modo asincrónico:
* 1 = Alta velocidad.
* 0 = Baja velocidad.

TRMT: Bit deestado del registro de desplazamiento del transmisor (TSR).

* 1 = TRS vacio.
* 0 = TRS lleno.

TX9D: 9 bit de datos en la transmisión. Se lo puede usar como bit de paridad.

Registro RCSTA (receptor)

Controla la recepcion.

SPEN: Bit de habilitación del puerto serie.

* 1 = Puerto serie habilitado (configura los pines RB2/SDO/RX/DT y RB5/SS/TX/CK como pines del puerto serie).* 0 = Puerto serie deshabilitado.

RX9: Bit de habilitación de la recepción de 9 bits.

* 1 = Recepción de 9 bits.
* 0 = Recepción de 8 bits.

SREN: Bit de habilitación de recepción única o simple.

* Modo asincrónico: No se tiene en cuenta.

* Modo sincrónico esclavo: No se tiene en cuenta.

* Modo sincrónico master:
* 1 = Habilita una recepción única.
* 0= Deshabilita una recepción única.
Este bit se pone a 0 después de que la recepción ha sido completada.

CREN: Bit de habilitación de recepción continua.

* Modo sincrónico:
* 1 = Habilitación de recepción continua hasta que el bit CREN sea borrado (CREN anula SREN).
* 0 = Deshabilitacion de recepción continua.

* Modo asincrónico:
* 1 = Habilitación de recepcióncontinua.
* 0 = Deshabilitacion de recepción continua.

ADDEN: Bit de habilitación en la detección de direcion.

* Modo asincrónico 9 bits (RX9=1):
* 1 = Habilita la detección de dirección, habilita la interrupción y carga lo que recibe en el búfer cuando RSR<8> está a 1.
* 0 = Deshabilita la detección de dirección, se reciben todos los bytes y el 9 bit puede usarse como bit deparidad.

FERR: Bit de error de empaquetamiento.

* 1 = Error de empaquetamiento (Puede actualizarse al leer el registro RCREG y recibir el siguiente byte).
* 0 = No hay error.

OERR: Bit de error de desbordamiento.

* 1 = Error de desbordamiento (puede ser borrado al borrar CREN).
* 0 = No hay desbordamiento.

TX9D: 9 bit de datos de recepción. Se lo puede usar como bit deparidad.

Registro SPRBG

Es el registro de selección de baudios, se carga un valor en SPRBG. Los baudios se controla mediante el registro BRGH. El divisor es de 8 bits, no se puede tener cualquier velocidad de transmisión.
Modo sincrónico (SYNC=1):
* Baja velocidad (BRGH = 0)
Alta velocidad (BRGH = 1), no se implementa
Modo asincrónico (SYNC=0):
* Baja...
tracking img