Computadores Alpha

4.6 PROCESADORES ALPHA

Microprocesador
DEC Alpha AXP 21064

Microprocesador
Compaq Alpha 21264C

La familia de procesadores de 64 bits Alpha fue
introducida por DEC(Digital Equipment Corporation)
 La primera implementación de la arquitectura

Alpha, el 21064, es un chip de 200 MHz con 1.7
millones de transistores que disipa 30 W.
 Puede emitirse hasta dos instrucciones porciclo. Se

utilizan 4 unidades de procesamiento
independientes: unidad de enteros, coma flotante, de
salto, y una de carga/almacenamiento.

 El procesador 21164 se presentó en 1994 con 9.3

millones de transistores y disipa 50W a una
frecuencia de 300 MHz.
 La velocidad máxima de emisión es de 4

instrucciones por ciclo, el doble de la del 21064.

 El Alpha 21264 aparece en 1998con una frecuencia

de reloj de 500 MHz. A comienzos del 2001, existían
versiones de hasta 850MHz, e incluían unos 15
millones de transistores.

 La emisión de instrucciones hacia las unidades

funcionales es desordenada. Esto incrementa la
velocidad sostenible que puede alcanzarse en la
ejecución superescalar de instrucciones, para
programas típicos

En el 21264 el incremento en elnumero de unidades
funcionales y la implementación de mejoras
relacionadas con la planificación dinámica de
instrucciones y la ejecución desordenada son la causa
de que este microprocesador consiga prestaciones de
entre un 50% y un 200% superiores que el 21160

Etapas del Alpha 21264(Kessler 99)
El 21264 tiene un cauce de siete etapas capaz de
enviar hasta seis instrucciones por ciclo(cuatro
instrucciones que procesan enteros y dos que
procesan datos de coma flotante) que se ejecutan
desordenadamente pero se retiran en orden.
1) Captación
2) Retardo
3) Renombramiento
4) Emisión
5) Leer registros
6) Ejecución
7) Memoria

1) Captación:

Incluye 2 dos elementos decisivos a la hora de
proporcionar instrucciones eficientemente , a un ritmo
de 4 por ciclo .-Predicción de línea y vía : de la cache de instrucciones
de 64 Kbytes de donde se captan las instrucciones.
La predicción de línea y vía pretende aprovechar las
ventajas de una cache asociativa por conjuntos en
cuanto a tasa de fallos
- Predicción de saltos
Esta técnica funciona de la siguiente forma:

2) Retardo:
La utilidad de esta etapa es proporcionar el retardo
suficiente para que lasinstrucciones puedan alcanzar
la etapa dedicada al renombramiento

3) Renombramiento:
-En la etapa de renombramiento se asigna un registro
interno a cada instrucción cuyo resultado modifica un
registro de la arquitectura .La instrucción ,al ejecutarse,
modifica al registro interno que se le ha asignado en el
renombramiento y este registro se escribirá en el registro
de la arquitecturaal que se refiere la instrucción
correspondientes, en el momento en que la instrucción se
retira del cauce
-Se realiza de forma separada para los datos enteros y de
coma flotante
-Junto con los 31 registros para enteros y 31 registros
para coma flotante definidos en la arquitectura (y por lo
tanto visibles al programador), para el renombramiento
se dispone de 41 registros para enteros yotros tantos 41
registros para coma flotante

4) Emisión:
Se dispone de una cola de emisión para instrucciones
que procesan enteros , con espacio para 20
instrucciones, y otra cola para para instrucciones de
coma flotante, con espacio para 15 instrucciones.
En cada ciclo ,se seleccionan aquellas instrucciones
cuyos operandos estén disponibles utilizando para
ello los correspondientesbits de validez asociados a
cada uno de los registros internos.
En cada ciclo el arbitro o la cola selecciona las
instrucciones mas antiguas.

5) Leer registros:

En total, el 21264 dispone de seis cauces para la
ejecución de instrucciones, pudiendo iniciar la
ejecución de 6 instrucciones por ciclo. Cada uno de
esos cauces se sitúa físicamente en las proximidades
del banco de registros...