Controladora dram, ejercicio propuesto usando vhdl

Facultad de Informática

Controladora de DRAM
Práctica Tecnología de los Computadores, Memoria final

María Rodríguez Lázaro y Álvaro Andrés Carral Curso 2008/2009

MEMORIA FINAL
Comenzamoscon un RESET (señal activa a nivel bajo) que dura aproximadamente un ciclo y medio de reloj, poniendo todas las señales desactivadas, tras lo cual se desactiva él dando paso a la activación de laseñal ADS tras medio ciclo de reloj, lo cual no ocurre hasta que la señal CE (activa a nivel bajo) se activa indicando que se está usando la memoria y la señal RW se activa. Cuando se desactiva la señalADS indica que las señales ya están estables. ESCRITURA: Observamos que en el momento de escritura, cuando la señal RW está a 0, en un primer momento lo que mira es la dirección donde vamos, en estecaso a escribir, con la señal ADDRESS y luego mediante las señales del MUX nos indica la fila y la columna donde debemos escribir el dato que viene especificado mediante la señal DATA, esto pasa en todoslos casos menos a la hora de la tercera escritura donde observamos que se activa la señal PAGE, la cual dura dos ciclos de reloj completos, que nos indica que la fila en la que tiene que escribir esla misma que la anterior, por lo tanto solo necesita especificar la columna y se llama escritura FPM, ya que es una escritura rápida. La señal DTACK se activa para indicar a la memoria que puederecoger los datos o que ya ha finalizado la operación de escritura en su caso. La señale RAS (activa a nivel bajo) hace que la dirección de filas sea capturada por la memoria, respetando los tiempos quedebe estar estable los datos para que se carguen correctamente, en el caso en que la señal PAGE está activa observamos que la señal de RAS no se activa ya que como ya hemos dicho esa es la función dePAGE, que nos indica que la fila en la que vamos a escribir es la misma que en la que hemos escrito anteriormente. La señal CAS que se ocupa de las columnas, que es una señal activa a nivel bajo, la...