Decodificador bcd a 7 segmentos

MR00034.2 Laboratorio de diseño de sistemas lógicos Prof. Rodrigo Regalado García Reporte 5. Decodificador BCD a 7 segmentos (Duración 2 semanas)
Campus Ciudad de México División de Ingeniería y Arquitectura Departamento de Mecatrónica

Fecha: 24/sep/2007 Jorge Alberto Arredondo Álvarez 1121927 Miguel Rodríguez Casillas 1120167 Kenia Fabiola Sáenz Trigueros 469244
Calificación

Objetivo dela práctica:
 Los alumnos podrán explicar la manera en que funciona un display de siete segmentos de ánodo común y de cátodo común.  Los alumnos diseñarán un decodificador de código BCD que se conecte a un display de 7 segmentos de cátodo común para desplegar números enteros de un dígito en sistema decimal.  Serán capaces de obtener la expresión en minitérminos o maxitérminos que permitaimplementar la funcionalidad anteriormente descrita.  Aplicando la simplificación por mapas de karnaugh y mediante el método tabular, los alumnos podrán simplificar una expresión, simularla en Circuit-Maker y construir el circuito, con el fin de verificar su funcionamiento.

Material:
            4 a 7 Proto-boards* 1 dip-switch de 4 polos* Circuitos TTL requeridos en el diseñodesarrollado por los alumnos.* 1 dislpay de 7 segmentos de cátodo común* 1 dislpay de 7 segmentos de ánodo común* 1 74LS47* 16 resistencias de 330 W* 4 resistencias de 1k W* Pinzas de corte, pinzas de punta y cable* Computadora con Circuit Maker instalado* Punta lógica construida en la práctica 1* 1 multímetro  1 fuente de poder triple

Desarrollo:

Fotografía 1.- Cotejando el comportamiento de losdistintos displays 1. Junto con el material descrito al principio de la práctica, coloquen los circuitos integrados que se requieren en todos sus diseños (usar el número exacto).      1 Compuerta XOR (74LS86). 1 Compuerta NOT (Inversor 74LS04). 4 Compuertas OR (73LS32). 2 Compuertas AND de 2 entradas (74LS08). 1 Compuerta AND de 3 entradas (74LS11).

2. Construyan el circuito decodificadorde BCD a 7 segmentos para diplay de cátodo común que diseñaron y comprueben su funcionamiento utilizando el dip-switch. Conecten al mismo tiempo el decodificador 74LS47 al display de 7 segmentos de ánodo común con sus respectivas resistencias. Las entradas A, B, C y D del 74LS47 se conectan en paralelo al dip-switch. Es muy importante que verifiquen cuál es el MSB y el LSB del integrado. En laprimera sesión deberán armar al menos la circuitería necesaria para los segmentos a,b y c. NOTA: A partir de esta práctica se evaluará que cada cable esté cortado al tamaño exacto.

Fotografía 2.- Cotejando el cableado del circuito La tabla de verdad, los mapas de karnaugh usando minitérminos y el circuito del decodificador quedan de la siguiente manera: Tabla de verdad:
# A B C D a b c d e f 0 00 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 2 0 0 1 0 1 1 0 1 1 0 3 0 0 1 1 1 1 1 1 0 0 4 0 1 0 0 0 1 1 0 0 1 5 0 1 0 1 1 0 1 1 0 1 6 0 1 1 0 1 0 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 8 1 0 0 0 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 10 1 0 1 0 X X X X X X 11 1 0 1 1 X X X X X X 12 1 1 0 0 X X X X X X 13 1 1 0 1 X X X X X X 14 1 1 1 0 X X X X X X 15 1 1 1 1 X X X X X X g 0 0 1 1 1 1 1 0 1 1 X X X X X X

MapasK:
“a”
CD AB

00

01

11

10

00 01 11 10

1 0 X 1

0 1 X 1

1 1 X X

1 1 X X

a= B’D’+C+BD+ A

“b”
CD AB

00

01

11

10

00 01 11 10

1 1 X 1

1 0 X 1

1 1 X X

1 0 X X

b= C’D’+CD+B’

“c”
CD AB

00

01

11

10

00 01 11 10

1 1 X 1

1 1 X 1

1 1 X X

0 1 X X

c= C’+D+B

“d”
CD AB

00

01

11

10

00 01 11 10

1 0X 1

0 1 X 0

1 0 X X

1 1 X X

d= B’D’+B’C+BC’D+CD’

“e”
CD AB

00

01

11

10

00 01 11 10

1 0 X 1

0 0 X 0

0 0 X X

1 1 X X

e= B’D’+CD’

“f”
CD AB

00

01

11

10

00 01 11 10

1 1 X 1

0 1 X 1

0 0 X X

0 1 X X

f= BD’+C’D’+BC’+A

“g”
CD AB

00

01

11

10

00 01 11 10

0 1 X 1

0 1 X 1

1 0 X X

1 1 X X

g =...