Electromagnetica

LA COMPATIBILIDAD ELECTROMAGNÉTICA EN EL DISEÑO DE LOS EQUIPOS ELECTRÓNICOS

AUTORES: Ing. Arlem L. Fernández Sigler. Inv. Agregado, ICID.
Ing. Evelia Medina Pérez. Inv. Agregado, ICID.

VII JORNADA ELECTROTÉCNICA II TALLER DE EMC DEL CEC

1

OBJETIVO - Abordar los aspectos de diseño electrónico más importantes para la obtención de equipos compatibles electromagnéticamente.

VIIJORNADA II TALLER

2

COMPATIBILIDAD ELECTROMAGNÉTICA (EMC)
Aptitud de un equipo o sistema de funcionar satisfactoriamente dentro de su entorno electromagnético sin introducir perturbaciones electromagnéticas intolerables a ningún otro equipo o sistema.

ENSAYOS DE EMC
- Ensayos de emisión de interferencias (EMI).

- Ensayos de inmunidad a las interferencias (EMS).
VII JORNADA II TALLER3

ENSAYOS DE EMC - Ensayos de inmunidad a las interferencias (EMS).
Inmunidad ante fenómenos tales como: - Descargas electrostáticas (ESD) - Ondas de Choques (Surges) - Transitorios rápidos en ráfagas (EFT) - Acoplamientos radiados - Acoplamientos conducidos

- Ensayos de emisión de interferencias (EMI).
- Emisiones conducidas por los cables de alimentación y de señal. - Emisiones radiadaspor el chasis, los cables de alimentación, de señal y otras partes del equipo.

VII JORNADA II TALLER

4

ASPECTOS FUNDAMENTALES A TENER EN CUENTA EN EL DISEÑO DEL PRODUCTO I- Selección de las componentes. II- Empleo de filtros y supresores de tensión. III- Apantallamientos y blindajes. IV- Diseño de los circuitos impresos.

VII JORNADA II TALLER

5

I- SELECCIÓN DE COMPONENTES
a)Componentes Digitales - Selección. - Empleo de sockets. - Técnicas de circuito. - Circuitos de reloj. b) Componentes analógicas - Selección. - Prevención de problemas de demodulación.

VII JORNADA II TALLER

6

COMPONENTES DIGITALES
- Selección adecuada de la frecuencia de reloj (mínima que permita la aplicación).

Fig1. Espectro de una señal de 60 MHz. Cortesía de [1].

VII JORNADA IITALLER

7

COMPONENTES DIGITALES
- Selección adecuada de la familia lógica (usar la más lenta que permita la aplicación).
Familia Lógica CMOS AC ACT CMOS HC HCT Tpd(ns) (Cload=50pF) (máx) 5.1 Fclk(MHz) (máx) 125 Pot(mW/gate) Cload=0 @ 1 MHz 0.5 mín 2 4.5 2 4.5 3 Vcc(V) nom máx 5 ó 3.3 5 5 5 5-15 6 5.5 6 5.5 18

18

30

0.5

CMOS 4000 74C@10V 60 74C@5V 90 TTL AS F ALS LS 4.5 5 11 155 2 105 100 34 25

1.2 0.3 8 5.4 1.3 2

4.5 4.75 4.5 4.75

5 5 5 5

5.5 5.25 5.5 5.25

VII JORNADA II TALLER

8

COMPONENTES DIGITALES
- Selección de Circuitos Integrados (CI) con características mejoradas de EMC.
- Selección de componentes con bajo nivel de emisión: a) Uso de familias ACQ y ACQT en lugar de las familias AC y ACT. b) Uso de componentes con inmunidad afenómenos como las descargas electrostáticas.

- Reducción del número de bases para los CI. Usar preferiblemente componentes de SMT.
Siempre que sea posible soldar los CI a la tarjeta. Usar preferentemente SMT, ya que reducen un mínimo de 2 a 1 el área de radiación.

- Evaluación correcta de las fuentes de suministro.
Al evaluar las segundas fuentes de suministros hay que tener mucho cuidado con lascomponentes que estamos reemplazando en cuanto a su comportamiento de EMC.
VII JORNADA II TALLER

9

COMPONENTES ANALÓGICAS
- Cuando se trabaja a bajas frecuencias prestar atención a la susceptibilidad de los CI analógicos para demodular señales de RF que estén fuera de su banda lineal de operación.

Fig 2. Demodulación en circuitos analógicos. Cortesía de [1]. VII JORNADA II TALLER

10COMPONENTES ANALÓGICAS
- Correcto filtrado de las líneas de alimentación de los circuitos integrados. Uso de capacitores electrolíticos con capacitores de cerámica. Uso de filtros RC o LC.
BAJAS MEDIAS ALTAS Mica, Vidrio y Cerámicos de bajas pérdidas Papel y Papel Metalizado Cerámicos K alta Electrolíticos Aluminio Electrolíticos Tantalio Mylar Poliestireno
0.001 0.01 0.1 1 10 100 1.0...