Ingeniero
Páginas: 5 (1154 palabras)
Publicado: 10 de septiembre de 2012
Conversores Análogo-Digital mC PIC
Preparado por : jhuircan
Depto. Ingeniería Eléctrica Universidad de La Frontera
App. mC
Proceso de Conversión
Código Correspondiente a la muestra j
S(t)
S(k)
0010..0011
ADC
t
j
k
Sampling
N-bits
App. mC
Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 0 2.5 5.0 Voltaje Analógico
App. mC Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 -5.0 -2.5 0 Voltaje Analógico
App. mC
Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 -2.5 0.0 2.5 Voltaje Analógico
App. mC
Básico
q Número Digital de n-bit
Dn-1
D1
D0
MSB
LSB
Quantum
Voltaje Q= 2n
App. mC
Básico
q Ej, para un número de 8 bits y 5V de rango analógico
5Q = 8 = 19.53[mV ] 2
Esto significa que cada 19.53mv de voltaje analógico, se incrementa en un bit el número digital
App. mC
Características
q El módulo A/D tiene 5 entradas analógicas (chip de 28pines) 8 entradas en el chip de 40 pies. q Posee 10 bits de resolución q El módulo A/D tiene alto y bajo voltaje de referencia de entrada, el cual se selecciona por software a través de algunacombinación VDD, VSS, RA2 q El ADC puede operar en modo sleep. q Para operar en modo Sleep, le reloj de A/D debe ser derivado de un oscilador interno RC del A/D.
App. mC
Registros Involucrados
q q q q q ADRESH ADRESL ADCON0 ADCON1 TRISA
App. mC
Módulo ADC
CS2CS1CS0
000 AN0/RA0 AN1/RA1 AN2/RA2 011 AN3/RA3/VREF+ AN4/RA5/VREF100 VREFVDD 001 010 Vin VREF+
ADC
Vss
Los BitFCG3PCFG2PCFG1PCFG0 Manejan las ref
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
Canal 0 Canal 1 Canal 2 Canal 3 Canal 4 Canal 5 Canal 6 Canal 7
App. mC Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
1 0
Módulo AD es energizado apagado
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
0
Conversión en progreso
Seteando el bit se inicia la conversión AD, la cual es reseteado automaticamente con la conv. está lista
1Conversión No en progreso
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0
0 0 0 0 1 1 1 1
00 01 10 11 00 01 10 11
FOSC/2 FOSC/8 FOSC/32 FRC (clock derived from the internal A/D RC oscillator) FOSC/4 FOSC/16 FOSC/64 FRC (clock derived from the internal A/D RC oscillator)
App. mC Registros Involucrados
q ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0
ADRESH 0 1 Justificación a la derecha. Los 6 bit mas significativos de ADRESH son leidos como cero. Justificación a la izquierda. Los 6 bit menos significativos de ADRESL son leidos como cero.
ADRESL
000000XX XXXXXXXX
XXXXXXXX XX000000
App. mC
Registros Involucrados
q ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0AN7 0000 0001 0010 0011 0100 0101 011X A A D D D D D
AN6 A A D D D D D
AN5 A A D D D D D
AN4 A A A VREF+ D D D
AN3 A VREF+ A A A D D
AN2 A A A A D D D
AN1 A A A A D A D
AN0 A A A A D A D
VREF+ VDD AN3 VDD AN3 VDD AN3 -
VREFVSS VSS VSS VSS VSS VSS -
C/R 8/0 7/1 5/0 4/1 3/0 2/1 0/0
App. mC
Secuencia de Programación
q Configuración del módulo AD
q Configurelas entradas analógicas,
el voltaje de referencia, la justificación y las I/O Digitales en el ADCON1 q Seleccione el canal A/D a leer en el ADCON0 q Seleccione el clock de conversión A/D en el ADCON0 –ADCON1 q Prenda el módulo A/D en el ADCON0
q Setee GO/DONE
Espere que la conversión esté completa. q Encueste del bit GO/DONE el cual será borrado cuando se complete el proceso. q Lea el...
Preparado por : jhuircan
Depto. Ingeniería Eléctrica Universidad de La Frontera
App. mC
Proceso de Conversión
Código Correspondiente a la muestra j
S(t)
S(k)
0010..0011
ADC
t
j
k
Sampling
N-bits
App. mC
Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 0 2.5 5.0 Voltaje Analógico
App. mC Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 -5.0 -2.5 0 Voltaje Analógico
App. mC
Esquema de Conversión
Cuenta digital
11..11
10..00
00..00 -2.5 0.0 2.5 Voltaje Analógico
App. mC
Básico
q Número Digital de n-bit
Dn-1
D1
D0
MSB
LSB
Quantum
Voltaje Q= 2n
App. mC
Básico
q Ej, para un número de 8 bits y 5V de rango analógico
5Q = 8 = 19.53[mV ] 2
Esto significa que cada 19.53mv de voltaje analógico, se incrementa en un bit el número digital
App. mC
Características
q El módulo A/D tiene 5 entradas analógicas (chip de 28pines) 8 entradas en el chip de 40 pies. q Posee 10 bits de resolución q El módulo A/D tiene alto y bajo voltaje de referencia de entrada, el cual se selecciona por software a través de algunacombinación VDD, VSS, RA2 q El ADC puede operar en modo sleep. q Para operar en modo Sleep, le reloj de A/D debe ser derivado de un oscilador interno RC del A/D.
App. mC
Registros Involucrados
q q q q q ADRESH ADRESL ADCON0 ADCON1 TRISA
App. mC
Módulo ADC
CS2CS1CS0
000 AN0/RA0 AN1/RA1 AN2/RA2 011 AN3/RA3/VREF+ AN4/RA5/VREF100 VREFVDD 001 010 Vin VREF+
ADC
Vss
Los BitFCG3PCFG2PCFG1PCFG0 Manejan las ref
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
Canal 0 Canal 1 Canal 2 Canal 3 Canal 4 Canal 5 Canal 6 Canal 7
App. mC Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
1 0
Módulo AD es energizado apagado
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
0
Conversión en progreso
Seteando el bit se inicia la conversión AD, la cual es reseteado automaticamente con la conv. está lista
1Conversión No en progreso
App. mC
Registros Involucrados
q ADCON0
ADCS1
ADCS0
CHS2
CHS1
CHS0
GO/DONE
-
ADON
ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0
0 0 0 0 1 1 1 1
00 01 10 11 00 01 10 11
FOSC/2 FOSC/8 FOSC/32 FRC (clock derived from the internal A/D RC oscillator) FOSC/4 FOSC/16 FOSC/64 FRC (clock derived from the internal A/D RC oscillator)
App. mC Registros Involucrados
q ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0
ADRESH 0 1 Justificación a la derecha. Los 6 bit mas significativos de ADRESH son leidos como cero. Justificación a la izquierda. Los 6 bit menos significativos de ADRESL son leidos como cero.
ADRESL
000000XX XXXXXXXX
XXXXXXXX XX000000
App. mC
Registros Involucrados
q ADCON1
ADFM ADCS2 PCFG3 PCFG2 PCFG1 PCFG0AN7 0000 0001 0010 0011 0100 0101 011X A A D D D D D
AN6 A A D D D D D
AN5 A A D D D D D
AN4 A A A VREF+ D D D
AN3 A VREF+ A A A D D
AN2 A A A A D D D
AN1 A A A A D A D
AN0 A A A A D A D
VREF+ VDD AN3 VDD AN3 VDD AN3 -
VREFVSS VSS VSS VSS VSS VSS -
C/R 8/0 7/1 5/0 4/1 3/0 2/1 0/0
App. mC
Secuencia de Programación
q Configuración del módulo AD
q Configurelas entradas analógicas,
el voltaje de referencia, la justificación y las I/O Digitales en el ADCON1 q Seleccione el canal A/D a leer en el ADCON0 q Seleccione el clock de conversión A/D en el ADCON0 –ADCON1 q Prenda el módulo A/D en el ADCON0
q Setee GO/DONE
Espere que la conversión esté completa. q Encueste del bit GO/DONE el cual será borrado cuando se complete el proceso. q Lea el...
Leer documento completo
Regístrate para leer el documento completo.